soc/intel: Remove unused <stddef.h>

Change-Id: I8432d799c9bf23058b7b903bb07f6c2b4308eeba
Signed-off-by: Elyes Haouas <ehaouas@noos.fr>
Reviewed-on: https://review.coreboot.org/c/coreboot/+/72103
Reviewed-by: Werner Zeh <werner.zeh@siemens.com>
Tested-by: build bot (Jenkins) <no-reply@coreboot.org>
This commit is contained in:
Elyes Haouas 2023-01-19 10:02:55 +01:00
parent 1a0a280cff
commit 244a3655e1
14 changed files with 1 additions and 38 deletions

View File

@ -3,9 +3,6 @@
#ifndef _SOC_ALDERLAKE_GPIO_DEFS_H_
#define _SOC_ALDERLAKE_GPIO_DEFS_H_
#ifndef __ACPI__
#include <stddef.h>
#endif
#include <soc/gpio_soc_defs.h>
#define GPIO_NUM_PAD_CFG_REGS 4 /* DW0, DW1, DW2, DW3 */

View File

@ -3,9 +3,6 @@
#ifndef _SOC_ALDERLAKE_GPIO_DEFS_PCH_S_H_
#define _SOC_ALDERLAKE_GPIO_DEFS_PCH_S_H_
#ifndef __ACPI__
#include <stddef.h>
#endif
#include <soc/gpio_soc_defs_pch_s.h>
#define GPIO_NUM_PAD_CFG_REGS 4 /* DW0, DW1, DW2, DW3 */

View File

@ -4,7 +4,6 @@
#define _SOC_ROMSTAGE_H_
#include <fsp/api.h>
#include <stddef.h>
void mainboard_memory_init_params(FSPM_UPD *memupd);
void systemagent_early_init(void);

View File

@ -3,9 +3,6 @@
#ifndef _SOC_CANNONLAKE_GPIO_DEFS_H_
#define _SOC_CANNONLAKE_GPIO_DEFS_H_
#ifndef __ACPI__
#include <stddef.h>
#endif
#include <soc/gpio_soc_defs.h>
#define GPIO_NUM_PAD_CFG_REGS 4 /* DW0, DW1, DW2, DW3 */

View File

@ -3,9 +3,6 @@
#ifndef _SOC_CANNONLAKE_GPIO_DEFS_CNP_H_H_
#define _SOC_CANNONLAKE_GPIO_DEFS_CNP_H_H_
#ifndef __ACPI__
#include <stddef.h>
#endif
#include <soc/gpio_soc_defs_cnp_h.h>
#define GPIO_NUM_PAD_CFG_REGS 4 /* DW0, DW1, DW2, DW3 */

View File

@ -3,7 +3,6 @@
#ifndef SOC_INTEL_COMMON_BLOCK_P2SBLIB_H
#define SOC_INTEL_COMMON_BLOCK_P2SBLIB_H
#include <stddef.h>
#include <stdint.h>
/* P2SB generic configuration register */

View File

@ -3,12 +3,8 @@
#ifndef _SOC_ELKHARTLAKE_GPIO_DEFS_H_
#define _SOC_ELKHARTLAKE_GPIO_DEFS_H_
#ifndef __ACPI__
#include <stddef.h>
#endif
#include <soc/gpio_soc_defs.h>
#define GPIO_NUM_PAD_CFG_REGS 4 /* DW0, DW1, DW2, DW3 */
#define NUM_GPIO_COMx_GPI_REGS(n) \

View File

@ -3,9 +3,6 @@
#ifndef _SOC_JASPERLAKE_GPIO_DEFS_H_
#define _SOC_JASPERLAKE_GPIO_DEFS_H_
#ifndef __ACPI__
#include <stddef.h>
#endif
#include <soc/gpio_soc_defs.h>
#define GPIO_NUM_PAD_CFG_REGS 4 /* DW0, DW1, DW2, DW3 */

View File

@ -3,9 +3,6 @@
#ifndef _SOC_METEORLAKE_GPIO_DEFS_H_
#define _SOC_METEORLAKE_GPIO_DEFS_H_
#ifndef __ACPI__
#include <stddef.h>
#endif
#include <soc/gpio_soc_defs.h>
#define GPIO_NUM_PAD_CFG_REGS 4 /* DW0, DW1, DW2, DW3 */

View File

@ -4,7 +4,6 @@
#define _SOC_ROMSTAGE_H_
#include <fsp/api.h>
#include <stddef.h>
#include <soc/soc_chip.h>
void mainboard_update_premem_soc_chip_config(struct soc_intel_meteorlake_config *config);

View File

@ -2,9 +2,7 @@
#ifndef _SOC_GPIO_DEFS_H_
#define _SOC_GPIO_DEFS_H_
#ifndef __ACPI__
#include <stddef.h>
#endif
#if CONFIG(SKYLAKE_SOC_PCH_H)
# include <soc/gpio_pch_h_defs.h>
#else

View File

@ -3,9 +3,6 @@
#ifndef _SOC_TIGERLAKE_GPIO_DEFS_H_
#define _SOC_TIGERLAKE_GPIO_DEFS_H_
#ifndef __ACPI__
#include <stddef.h>
#endif
#include <soc/gpio_soc_defs.h>
#define GPIO_NUM_PAD_CFG_REGS 4 /* DW0, DW1, DW2, DW3 */

View File

@ -3,9 +3,6 @@
#ifndef _SOC_TIGERLAKE_GPIO_DEFS_PCH_H_H_
#define _SOC_TIGERLAKE_GPIO_DEFS_PCH_H_H_
#ifndef __ACPI__
#include <stddef.h>
#endif
#include <soc/gpio_soc_defs_pch_h.h>
#define GPIO_NUM_PAD_CFG_REGS 4 /* DW0, DW1, DW2, DW3 */

View File

@ -3,10 +3,6 @@
#ifndef LEWISBURG_GPIO_DEFS_H
#define LEWISBURG_GPIO_DEFS_H
#ifndef __ACPI__
#include <stddef.h>
#endif
/* GPIO Community 0 */
#define COMM_0 0
#define GPP_A 0x0