src: Remove unused 'include <cpu/x86/cache.h>'

Change-Id: I2bf1eb87bb5476dd77b5a56dfe8846e82d414523
Signed-off-by: Elyes HAOUAS <ehaouas@noos.fr>
Reviewed-on: https://review.coreboot.org/c/coreboot/+/40666
Reviewed-by: Stefan Reinauer <stefan.reinauer@coreboot.org>
Reviewed-by: Paul Menzel <paulepanter@users.sourceforge.net>
Tested-by: build bot (Jenkins) <no-reply@coreboot.org>

src/cpu/intel/haswell/haswell_init.c

@@ -13,7 +13,6 @@
 #include <cpu/intel/smm_reloc.h>
 #include <cpu/intel/speedstep.h>
 #include <cpu/intel/turbo.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/name.h>
 #include <cpu/x86/smm.h>
 #include <delay.h>

src/cpu/intel/haswell/smmrelocate.c

@@ -6,7 +6,6 @@
 #include <device/device.h>
 #include <device/pci.h>
 #include <device/pci_ops.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/lapic.h>
 #include <cpu/x86/mp.h>
 #include <cpu/x86/msr.h>

src/cpu/intel/smm/gen1/smmrelocate.c

@@ -9,7 +9,6 @@
 #include <device/device.h>
 #include <device/pci.h>
 #include <commonlib/helpers.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/mp.h>
 #include <cpu/x86/msr.h>
 #include <cpu/x86/mtrr.h>

src/cpu/qemu-x86/cache_as_ram_bootblock.S

@@ -1,7 +1,6 @@
 /* SPDX-License-Identifier: GPL-2.0-only */
 /* This file is part of the coreboot project. */
 
-#include <cpu/x86/cache.h>
 #include <cpu/x86/post_code.h>
 
 .global bootblock_pre_c_entry

src/cpu/x86/mtrr/earlymtrr.c

@@ -2,7 +2,6 @@
 /* This file is part of the coreboot project. */
 
 #include <cpu/cpu.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/mtrr.h>
 #include <cpu/x86/msr.h>
 

src/cpu/x86/smm/smihandler.c

@@ -3,7 +3,6 @@
 
 #include <arch/io.h>
 #include <console/console.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/smm.h>
 #include <cpu/x86/smi_deprecated.h>
 #include <cpu/amd/amd64_save_state.h>

src/cpu/x86/smm/smm_module_loader.c

@@ -4,7 +4,6 @@
 #include <string.h>
 #include <rmodule.h>
 #include <cpu/x86/smm.h>
-#include <cpu/x86/cache.h>
 #include <commonlib/helpers.h>
 #include <console/console.h>
 #include <security/intel/stm/SmmStm.h>

src/drivers/amd/agesa/mtrr_fixme.c

@@ -7,7 +7,6 @@
 #include <commonlib/helpers.h>
 #include <cpu/amd/mtrr.h>
 #include <cpu/cpu.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/msr.h>
 #include <cpu/x86/mtrr.h>
 #include <northbridge/amd/agesa/agesa_helper.h>

src/drivers/intel/gma/intel_ddi.c

@@ -35,7 +35,6 @@
 #include <device/pci.h>
 #include <ec/google/chromeec/ec.h>
 #include <cpu/x86/tsc.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/mtrr.h>
 #include <cpu/x86/msr.h>
 #include <edid.h>

src/northbridge/intel/e7505/raminit.c

@@ -21,7 +21,6 @@
 #include <commonlib/helpers.h>
 #include <console/console.h>
 #include <cpu/x86/mtrr.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/msr.h>
 #include <assert.h>
 #include <spd.h>

src/northbridge/intel/pineview/raminit.c

@@ -18,7 +18,6 @@
 #include <device/pci_ops.h>
 #include <commonlib/helpers.h>
 #include <console/console.h>
-#include <cpu/x86/cache.h>
 #include <delay.h>
 #include <lib.h>
 #include "pineview.h"

src/northbridge/intel/x4x/raminit.c

@@ -17,7 +17,6 @@
 #include <cbmem.h>
 #include <cf9_reset.h>
 #include <console/console.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/mtrr.h>
 #include <arch/cpu.h>
 #if CONFIG(SOUTHBRIDGE_INTEL_I82801GX)

src/soc/intel/apollolake/cpu.c

@@ -18,7 +18,6 @@
 #include <console/console.h>
 #include "chip.h"
 #include <cpu/cpu.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/lapic.h>
 #include <cpu/x86/mp.h>
 #include <cpu/intel/microcode.h>

src/soc/intel/baytrail/cpu.c

@@ -8,7 +8,6 @@
 #include <cpu/intel/microcode.h>
 #include <cpu/intel/smm_reloc.h>
 #include <cpu/intel/turbo.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/lapic.h>
 #include <cpu/x86/mp.h>
 #include <cpu/x86/msr.h>

src/soc/intel/braswell/cpu.c

@@ -8,7 +8,6 @@
 #include <cpu/intel/microcode.h>
 #include <cpu/intel/smm_reloc.h>
 #include <cpu/intel/turbo.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/lapic.h>
 #include <cpu/x86/mp.h>
 #include <cpu/x86/msr.h>

src/soc/intel/broadwell/bootblock/cpu.c

@@ -4,7 +4,6 @@
 #include <stdint.h>
 #include <arch/bootblock.h>
 #include <arch/io.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/msr.h>
 #include <cpu/x86/mtrr.h>
 #include <halt.h>

src/soc/intel/broadwell/cpu.c

@@ -14,7 +14,6 @@
 #include <cpu/intel/smm_reloc.h>
 #include <cpu/intel/speedstep.h>
 #include <cpu/intel/turbo.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/name.h>
 #include <cpu/x86/smm.h>
 #include <delay.h>

src/soc/intel/broadwell/smi.c

@@ -5,7 +5,6 @@
 #include <device/pci.h>
 #include <console/console.h>
 #include <arch/io.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/smm.h>
 #include <cpu/intel/smm_reloc.h>
 #include <soc/iomap.h>

src/soc/intel/broadwell/smmrelocate.c

@@ -6,7 +6,6 @@
 #include <device/device.h>
 #include <device/pci.h>
 #include <device/pci_ops.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/lapic.h>
 #include <cpu/x86/mp.h>
 #include <cpu/x86/msr.h>

src/soc/intel/cannonlake/smmrelocate.c

@@ -6,7 +6,6 @@
 #include <device/device.h>
 #include <device/pci.h>
 #include <device/pci_ops.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/lapic.h>
 #include <cpu/x86/mp.h>
 #include <cpu/x86/msr.h>

src/soc/intel/common/block/cpu/car/cache_as_ram_fsp.S

@@ -15,7 +15,6 @@
 
 #include <device/pci_def.h>
 #include <cpu/x86/mtrr.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/cr.h>
 #include <cpu/x86/post_code.h>
 

src/soc/intel/denverton_ns/cpu.c

@@ -15,7 +15,6 @@
 
 #include <console/console.h>
 #include <cpu/cpu.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/mp.h>
 #include <cpu/x86/msr.h>
 #include <cpu/x86/mtrr.h>

src/soc/intel/icelake/smmrelocate.c

@@ -6,7 +6,6 @@
 #include <device/device.h>
 #include <device/pci.h>
 #include <device/pci_ops.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/lapic.h>
 #include <cpu/x86/mp.h>
 #include <cpu/x86/msr.h>

src/soc/intel/jasperlake/smmrelocate.c

@@ -6,7 +6,6 @@
 #include <device/device.h>
 #include <device/pci.h>
 #include <device/pci_ops.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/lapic.h>
 #include <cpu/x86/mp.h>
 #include <cpu/x86/msr.h>

src/soc/intel/quark/romstage/fsp_params.c

@@ -6,7 +6,6 @@
 #include <console/console.h>
 #include <cbmem.h>
 #include "../chip.h"
-#include <cpu/x86/cache.h>
 #include <fsp/util.h>
 #include <soc/iomap.h>
 #include <soc/pci_devs.h>

src/soc/intel/skylake/cpu.c

@@ -14,7 +14,6 @@
 #include <cpu/intel/microcode.h>
 #include <cpu/intel/speedstep.h>
 #include <cpu/intel/turbo.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/name.h>
 #include <cpu/x86/smm.h>
 #include <cpu/intel/smm_reloc.h>

src/soc/intel/skylake/smmrelocate.c

@@ -6,7 +6,6 @@
 #include <device/device.h>
 #include <device/pci.h>
 #include <device/pci_ops.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/lapic.h>
 #include <cpu/x86/mp.h>
 #include <cpu/x86/msr.h>

src/soc/intel/tigerlake/smmrelocate.c

@@ -6,7 +6,6 @@
 #include <device/device.h>
 #include <device/pci.h>
 #include <device/pci_ops.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/lapic.h>
 #include <cpu/x86/mp.h>
 #include <cpu/x86/msr.h>

src/southbridge/intel/bd82x6x/smihandler.c

@@ -5,7 +5,6 @@
 #include <arch/io.h>
 #include <device/pci_ops.h>
 #include <console/console.h>
-#include <cpu/x86/cache.h>
 #include <device/pci_def.h>
 #include <cpu/x86/smm.h>
 #include <cpu/intel/em64t101_save_state.h>

src/southbridge/intel/common/pmutil.c

@@ -3,7 +3,6 @@
 
 #include <types.h>
 #include <console/console.h>
-#include <cpu/x86/cache.h>
 #include <device/pci_def.h>
 #include <cpu/x86/smm.h>
 #include <southbridge/intel/common/pmbase.h>

src/southbridge/intel/common/smi.c

@@ -6,7 +6,6 @@
 #include <device/pci.h>
 #include <console/console.h>
 #include <arch/io.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/smm.h>
 #include <cpu/intel/smm_reloc.h>
 #include <southbridge/intel/common/pmbase.h>

src/southbridge/intel/i82801ix/smihandler.c

@@ -3,7 +3,6 @@
 
 #include <types.h>
 #include <console/console.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/smm.h>
 #include <device/pci_def.h>
 #include <southbridge/intel/common/pmutil.h>

src/southbridge/intel/i82801jx/smihandler.c

@@ -3,7 +3,6 @@
 
 #include <types.h>
 #include <console/console.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/smm.h>
 #include <device/pci_def.h>
 #include <southbridge/intel/common/pmutil.h>

src/southbridge/intel/ibexpeak/smihandler.c

@@ -5,7 +5,6 @@
 #include <arch/io.h>
 #include <device/pci_ops.h>
 #include <console/console.h>
-#include <cpu/x86/cache.h>
 #include <device/pci_def.h>
 #include <cpu/x86/smm.h>
 #include <cpu/intel/em64t101_save_state.h>

src/southbridge/intel/lynxpoint/smi.c

@@ -7,7 +7,6 @@
 #include <console/console.h>
 #include <arch/io.h>
 #include <cpu/intel/smm_reloc.h>
-#include <cpu/x86/cache.h>
 #include <cpu/x86/smm.h>
 
 #include "pch.h"