src: Remove unused 'include <cpu/x86/mtrr.h>'

Change-Id: I3f08b9cc34582165785063580b3356135030f63e
Signed-off-by: Elyes HAOUAS <ehaouas@noos.fr>
Reviewed-on: https://review.coreboot.org/c/coreboot/+/41782
Tested-by: build bot (Jenkins) <no-reply@coreboot.org>
Reviewed-by: Angel Pons <th3fanbus@gmail.com>
Reviewed-by: David Guckian

src/cpu/intel/car/romstage.c

@@ -4,7 +4,6 @@
 #include <arch/romstage.h>
 #include <bootblock_common.h>
 #include <console/console.h>
-#include <cpu/x86/mtrr.h>
 #include <cpu/x86/smm.h>
 #include <arch/symbols.h>
 #include <commonlib/helpers.h>

src/cpu/intel/haswell/bootblock.c

@@ -3,7 +3,6 @@
 #include <stdint.h>
 #include <arch/bootblock.h>
 #include <cpu/x86/msr.h>
-#include <cpu/x86/mtrr.h>
 #include <arch/io.h>
 #include <halt.h>
 

src/cpu/x86/lapic/secondary.S

@@ -1,6 +1,5 @@
 /* SPDX-License-Identifier: GPL-2.0-only */
 
-#include <cpu/x86/mtrr.h>
 #include <cpu/x86/lapic_def.h>
 #include <arch/ram_segs.h>
 

src/drivers/intel/fsp1_1/romstage.c

@@ -7,7 +7,6 @@
 #include <cbmem.h>
 #include <cf9_reset.h>
 #include <cpu/intel/microcode.h>
-#include <cpu/x86/mtrr.h>
 #include <ec/google/chromeec/ec.h>
 #include <ec/google/chromeec/ec_commands.h>
 #include <elog.h>

src/drivers/intel/gma/intel_ddi.c

@@ -8,7 +8,6 @@
 #include <device/pci.h>
 #include <ec/google/chromeec/ec.h>
 #include <cpu/x86/tsc.h>
-#include <cpu/x86/mtrr.h>
 #include <cpu/x86/msr.h>
 #include <edid.h>
 #include <drivers/intel/gma/i915.h>

src/northbridge/intel/e7505/raminit.c

@@ -19,7 +19,6 @@
 #include <lib.h>
 #include <commonlib/helpers.h>
 #include <console/console.h>
-#include <cpu/x86/mtrr.h>
 #include <cpu/x86/msr.h>
 #include <assert.h>
 #include <spd.h>

src/northbridge/intel/x4x/raminit.c

@@ -4,7 +4,6 @@
 #include <cbmem.h>
 #include <cf9_reset.h>
 #include <console/console.h>
-#include <cpu/x86/mtrr.h>
 #include <arch/cpu.h>
 #if CONFIG(SOUTHBRIDGE_INTEL_I82801GX)
 #include <southbridge/intel/i82801gx/i82801gx.h> /* smbus_read_byte */

src/soc/intel/broadwell/bootblock/cpu.c

@@ -4,7 +4,6 @@
 #include <arch/bootblock.h>
 #include <arch/io.h>
 #include <cpu/x86/msr.h>
-#include <cpu/x86/mtrr.h>
 #include <halt.h>
 #include <soc/rcba.h>
 #include <soc/msr.h>

src/soc/intel/common/block/cpu/car/cache_as_ram_fsp.S

@@ -1,7 +1,6 @@
 /* SPDX-License-Identifier: GPL-2.0-or-later */
 
 #include <device/pci_def.h>
-#include <cpu/x86/mtrr.h>
 #include <cpu/x86/cr.h>
 #include <cpu/x86/post_code.h>
 

src/soc/intel/common/block/cpu/car/exit_car_fsp.S

@@ -1,6 +1,5 @@
 /* SPDX-License-Identifier: GPL-2.0-only */
 
-#include <cpu/x86/mtrr.h>
 #include <cpu/x86/cr.h>
 
 /*

src/soc/intel/common/block/cpu/cpulib.c

@@ -4,7 +4,6 @@
 #include <console/console.h>
 #include <cpu/intel/turbo.h>
 #include <cpu/x86/msr.h>
-#include <cpu/x86/mtrr.h>
 #include <arch/cpu.h>
 #include <intelblocks/cpulib.h>
 #include <intelblocks/fast_spi.h>

src/soc/intel/denverton_ns/bootblock/bootblock.c

@@ -1,7 +1,6 @@
 /* SPDX-License-Identifier: GPL-2.0-or-later */
 
 #include <bootblock_common.h>
-#include <cpu/x86/mtrr.h>
 #include <device/pci.h>
 #include <FsptUpd.h>
 #include <intelblocks/fast_spi.h>

src/soc/intel/denverton_ns/romstage.c

@@ -5,7 +5,6 @@
 #include <cbmem.h>
 #include <cf9_reset.h>
 #include <console/console.h>
-#include <cpu/x86/mtrr.h>
 #include <device/pci_ops.h>
 #include <soc/fiamux.h>
 #include <device/mmio.h>

src/soc/intel/quark/include/soc/reg_access.h

@@ -5,7 +5,6 @@
 
 #include <cpu/x86/cr.h>
 #include <cpu/x86/msr.h>
-#include <cpu/x86/mtrr.h>
 #include <fsp/util.h>
 #include <reg_script.h>
 #include <soc/IntelQNCConfig.h>

src/soc/intel/xeon_sp/skx/romstage.c

@@ -3,7 +3,6 @@
 #include <arch/romstage.h>
 #include <cbmem.h>
 #include <console/console.h>
-#include <cpu/x86/mtrr.h>
 #include <intelblocks/rtc.h>
 #include <soc/romstage.h>
 #include <soc/soc_util.h>