mb/amd/birman/ec.c: Update EC configuration
Update the EC GPIO values for Birman, per schematic # 105-D67000-00B Signed-off-by: Fred Reitberger <reitbergerfred@gmail.com> Change-Id: Icd9df120f555eb06f920f6263a8d2ab45c05baec Reviewed-on: https://review.coreboot.org/c/coreboot/+/73971 Reviewed-by: Felix Held <felix-coreboot@felixheld.de> Tested-by: build bot (Jenkins) <no-reply@coreboot.org>
This commit is contained in:
Fred Reitberger
Felix Held
parent
fb5d1573c3
commit
3c8a8c2eb0
|
|
@ -76,6 +76,51 @@ config CHROMEOS
|
|||
# We don't have recovery buttons, so we can't manually enable devmode.
|
||||
select GBB_FLAG_FORCE_DEV_SWITCH_ON
|
||||
|
||||
config ENABLE_EVAL_CARD
|
||||
bool "Enable Eval Card"
|
||||
help
|
||||
Enable the Eval Card PCIe slot
|
||||
|
||||
config ENABLE_EVAL_19V
|
||||
bool "Enable 19V rail for Eval Card"
|
||||
depends on ENABLE_EVAL_CARD
|
||||
help
|
||||
Enable the 19V rail for Eval Card PCIe slot
|
||||
|
||||
choice
|
||||
prompt "DT SLOT/M.2 SSD1 ENABLE"
|
||||
default ENABLE_DT_SLOT
|
||||
help
|
||||
Either DT slot or M.2 SSD1 can be used, as they are sharing PCIe lanes.
|
||||
|
||||
config ENABLE_DT_SLOT
|
||||
bool "Enable DT slot"
|
||||
|
||||
config ENABLE_M2_SSD1
|
||||
bool "Enable M.2 SSD1"
|
||||
|
||||
config DISABLE_DT_M2
|
||||
bool "Disable both DT and M.2 slot"
|
||||
|
||||
endchoice
|
||||
|
||||
choice
|
||||
prompt "WLAN/WWAN Selection"
|
||||
default WLAN0_WWAN0
|
||||
help
|
||||
WLAN and WWAN lane configuration
|
||||
|
||||
config WLAN0_WWAN0
|
||||
bool "Both WLAN and WWAN Enabled (1 lane each)"
|
||||
|
||||
config WLAN01
|
||||
bool "Only WLAN Enabled (2 lanes WLAN, 0 lanes WWAN)"
|
||||
|
||||
config WWAN01
|
||||
bool "Only WWAN Enabled (2 lanes WWAN, 0 lanes WLAN)"
|
||||
|
||||
endchoice
|
||||
|
||||
if !EM100 # EM100 defaults in soc/amd/common/blocks/spi/Kconfig
|
||||
config EFS_SPI_READ_MODE
|
||||
default 3 # Quad IO (1-1-4)
|
||||
|
|
|
|||
|
|
@ -1,63 +1,209 @@
|
|||
/* SPDX-License-Identifier: GPL-2.0-only */
|
||||
|
||||
/* TODO: Update for birman */
|
||||
|
||||
#include <console/console.h>
|
||||
#include <ec/acpi/ec.h>
|
||||
#include <stdint.h>
|
||||
#include "ec.h"
|
||||
|
||||
#define BIRMAN_EC_CMD 0x666
|
||||
#define BIRMAN_EC_DATA 0x662
|
||||
|
||||
#define EC_GPIO_1_ADDR 0xA1
|
||||
#define EC1_EVAL_PWREN BIT(1)
|
||||
|
||||
#define EC_GPIO_2_ADDR 0xA2
|
||||
#define EC2_EVAL_SLOT_PWREN BIT(5)
|
||||
#define EC2_EVAL_19V_EN BIT(2)
|
||||
|
||||
#define EC_GPIO_3_ADDR 0xA3
|
||||
#define EC_GPIO_LOM_RESET_AUX BIT(1)
|
||||
#define EC3_WLAN_RST_AUX BIT(5)
|
||||
#define EC3_WWAN_RST_AUX BIT(4)
|
||||
#define EC3_SD_RST_AUX BIT(3)
|
||||
#define EC3_DT_RST_AUX BIT(2)
|
||||
#define EC3_LOM_RST_AUX BIT(1)
|
||||
#define EC3_EVAL_RST_AUX BIT(0)
|
||||
|
||||
#define EC_GPIO_7_ADDR 0xA7
|
||||
#define EC_GPIO_DT_PWREN BIT(2)
|
||||
#define EC_GPIO_WWAN_MODULE_RST BIT(5)
|
||||
#define EC7_WWAN_PWR_OFF_N BIT(7)
|
||||
#define EC7_BT_RADIO_DIS BIT(2)
|
||||
#define EC7_WL_RADIO_DIS BIT(0)
|
||||
|
||||
#define EC_GPIO_8_ADDR 0xA8
|
||||
#define EC_GPIO_SMBUS0_EN BIT(0)
|
||||
#define EC8_ADAPTER_OFF BIT(5)
|
||||
#define EC8_EVAL_SMBUS1_N_SW BIT(3)
|
||||
#define EC8_MP2_SEL BIT(2)
|
||||
#define EC8_DT_N_SSD1_SW BIT(1)
|
||||
|
||||
#define EC_GPIO_9_ADDR 0xA9
|
||||
#define EC9_CAM0_PWR_EN BIT(7)
|
||||
#define EC9_CAM1_PWR_EN BIT(6)
|
||||
#define EC9_WWAN_RST BIT(5)
|
||||
#define EC9_DT_PWREN BIT(2)
|
||||
#define EC9_TPM_PWR_EN BIT(1)
|
||||
#define EC9_TPM_S0I3_N BIT(0)
|
||||
|
||||
#define EC_GPIO_A_ADDR 0xAA
|
||||
#define EC_GPIO_WWAN_PWREN BIT(3)
|
||||
#define EC_GPIO_M2_SSD0_PWREN BIT(6)
|
||||
#define EC_GPIO_LOM_PWREN BIT(7)
|
||||
#define ECA_MUX2_S0 BIT(7)
|
||||
#define ECA_MUX2_S1 BIT(6)
|
||||
#define ECA_MUX1_S0 BIT(5)
|
||||
#define ECA_MUX1_S1 BIT(4)
|
||||
#define ECA_MUX0_S0 BIT(3)
|
||||
#define ECA_MUX0_S1 BIT(2)
|
||||
#define ECA_SMBUS1_EN BIT(1)
|
||||
#define ECA_SMBUS0_EN BIT(0)
|
||||
|
||||
#define EC_GPIO_C_ADDR 0xAC
|
||||
#define EC_GPIO_DT_N_WLAN_SW BIT(1)
|
||||
#define EC_GPIO_MP2_SEL BIT(2)
|
||||
#define EC_GPIO_WWAN_N_LOM_SW BIT(3)
|
||||
#define ECC_TPNL_BUF_EN BIT(6)
|
||||
#define ECC_TPAD_BUF_EN BIT(5)
|
||||
#define ECC_NFC_BUF_EN BIT(4)
|
||||
|
||||
#define EC_SW02_ADDR 0xB7
|
||||
#define EC_SW02_MS BIT(7)
|
||||
#define EC_GPIO_D_ADDR 0xAD
|
||||
#define ECD_TPNL_PWR_EN BIT(7)
|
||||
#define ECD_TPNL_EN BIT(6)
|
||||
#define ECD_SSD1_PWR_EN BIT(5)
|
||||
#define ECD_FPR_PWR_EN BIT(3)
|
||||
#define ECD_FPR_OFF_N BIT(2)
|
||||
#define ECD_FPR_LOCK_N BIT(1)
|
||||
#define ECD_TPAD_DISABLE_N BIT(0)
|
||||
|
||||
#define EC_GPIO_E_ADDR 0xAE
|
||||
#define ECE_LOM_PWR_EN BIT(7)
|
||||
#define ECE_SSD0_PWR_EN BIT(6)
|
||||
#define ECE_SD_PWR_EN BIT(5)
|
||||
#define ECE_WLAN_PWR_EN BIT(4)
|
||||
#define ECE_WWAN_PWR_EN BIT(3)
|
||||
#define ECE_CAM_PWR_EN BIT(2)
|
||||
#define ECE_FPR_N_GBE_SEL BIT(1)
|
||||
#define ECE_BT_N_TPNL_SEL BIT(0)
|
||||
|
||||
#define EC_GPIO_F_ADDR 0xAF
|
||||
#define ECF_CAM_FW_WP_N BIT(7)
|
||||
#define ECF_I2C_MUX_OE_N BIT(4)
|
||||
#define ECF_WLAN0_N_WWAN1_SW BIT(1)
|
||||
#define ECF_WWAN0_N_WLAN1_SW BIT(0)
|
||||
|
||||
#define EC_GPIO_G_ADDR 0xB0
|
||||
#define ECG_IR_LED_PWR_EN BIT(7)
|
||||
#define ECG_U0_WLAN_HDR_SEL BIT(6)
|
||||
#define ECG_DT_SSD1_MUX_OFF BIT(5)
|
||||
#define ECG_WLAN_WWAN_MUX_OFF BIT(4)
|
||||
|
||||
static void configure_ec_gpio(void)
|
||||
{
|
||||
uint8_t tmp;
|
||||
|
||||
tmp = ec_read(EC_GPIO_1_ADDR);
|
||||
if (CONFIG(ENABLE_EVAL_CARD)) {
|
||||
tmp |= EC1_EVAL_PWREN;
|
||||
} else {
|
||||
tmp &= ~EC1_EVAL_PWREN;
|
||||
}
|
||||
printk(BIOS_SPEW, "Write reg [0x%02x] = 0x%02x\n", EC_GPIO_1_ADDR, tmp);
|
||||
ec_write(EC_GPIO_1_ADDR, tmp);
|
||||
|
||||
tmp = ec_read(EC_GPIO_2_ADDR);
|
||||
if (CONFIG(ENABLE_EVAL_CARD)) {
|
||||
tmp |= EC2_EVAL_SLOT_PWREN;
|
||||
if (CONFIG(ENABLE_EVAL_19V)) {
|
||||
tmp |= EC2_EVAL_19V_EN;
|
||||
} else {
|
||||
tmp &= ~EC2_EVAL_19V_EN;
|
||||
}
|
||||
} else {
|
||||
tmp &= ~EC2_EVAL_SLOT_PWREN;
|
||||
tmp &= ~EC2_EVAL_19V_EN;
|
||||
}
|
||||
printk(BIOS_SPEW, "Write reg [0x%02x] = 0x%02x\n", EC_GPIO_2_ADDR, tmp);
|
||||
ec_write(EC_GPIO_2_ADDR, tmp);
|
||||
|
||||
tmp = ec_read(EC_GPIO_3_ADDR);
|
||||
tmp |= EC_GPIO_LOM_RESET_AUX;
|
||||
tmp |= EC3_WLAN_RST_AUX | EC3_WWAN_RST_AUX | EC3_SD_RST_AUX;
|
||||
tmp |= EC3_DT_RST_AUX | EC3_LOM_RST_AUX | EC3_EVAL_RST_AUX;
|
||||
printk(BIOS_SPEW, "Write reg [0x%02x] = 0x%02x\n", EC_GPIO_3_ADDR, tmp);
|
||||
ec_write(EC_GPIO_3_ADDR, tmp);
|
||||
|
||||
tmp = ec_read(EC_GPIO_7_ADDR);
|
||||
tmp |= EC_GPIO_WWAN_MODULE_RST | EC_GPIO_DT_PWREN;
|
||||
tmp &= ~EC7_BT_RADIO_DIS;
|
||||
tmp &= ~EC7_WL_RADIO_DIS;
|
||||
tmp |= EC7_WWAN_PWR_OFF_N;
|
||||
printk(BIOS_SPEW, "Write reg [0x%02x] = 0x%02x\n", EC_GPIO_7_ADDR, tmp);
|
||||
ec_write(EC_GPIO_7_ADDR, tmp);
|
||||
|
||||
tmp = ec_read(EC_GPIO_8_ADDR);
|
||||
tmp |= EC_GPIO_SMBUS0_EN;
|
||||
if (CONFIG(ENABLE_M2_SSD1)) {
|
||||
tmp |= EC8_DT_N_SSD1_SW;
|
||||
} else {
|
||||
tmp &= ~EC8_DT_N_SSD1_SW;
|
||||
}
|
||||
printk(BIOS_SPEW, "Write reg [0x%02x] = 0x%02x\n", EC_GPIO_8_ADDR, tmp);
|
||||
ec_write(EC_GPIO_8_ADDR, tmp);
|
||||
|
||||
tmp = ec_read(EC_GPIO_A_ADDR);
|
||||
tmp |= EC_GPIO_M2_SSD0_PWREN | EC_GPIO_LOM_PWREN | EC_GPIO_WWAN_PWREN;
|
||||
tmp = ec_read(EC_GPIO_9_ADDR);
|
||||
tmp |= EC9_CAM0_PWR_EN | EC9_CAM1_PWR_EN | EC9_WWAN_RST | EC9_TPM_PWR_EN;
|
||||
if (CONFIG(ENABLE_DT_SLOT)) {
|
||||
tmp |= EC9_DT_PWREN;
|
||||
} else {
|
||||
tmp &= ~EC9_DT_PWREN;
|
||||
}
|
||||
printk(BIOS_SPEW, "Write reg [0x%02x] = 0x%02x\n", EC_GPIO_9_ADDR, tmp);
|
||||
ec_write(EC_GPIO_9_ADDR, tmp);
|
||||
|
||||
tmp = ECA_MUX1_S0 | ECA_SMBUS1_EN | ECA_SMBUS0_EN;
|
||||
printk(BIOS_SPEW, "Write reg [0x%02x] = 0x%02x\n", EC_GPIO_A_ADDR, tmp);
|
||||
ec_write(EC_GPIO_A_ADDR, tmp);
|
||||
|
||||
tmp = ec_read(EC_GPIO_C_ADDR);
|
||||
tmp |= EC_GPIO_WWAN_N_LOM_SW | EC_GPIO_MP2_SEL | EC_GPIO_DT_N_WLAN_SW;
|
||||
tmp |= ECC_TPNL_BUF_EN | ECC_TPAD_BUF_EN | ECC_NFC_BUF_EN;
|
||||
printk(BIOS_SPEW, "Write reg [0x%02x] = 0x%02x\n", EC_GPIO_C_ADDR, tmp);
|
||||
ec_write(EC_GPIO_C_ADDR, tmp);
|
||||
|
||||
tmp = ec_read(EC_SW02_ADDR);
|
||||
tmp |= EC_SW02_MS;
|
||||
ec_write(EC_SW02_ADDR, tmp);
|
||||
tmp = ec_read(EC_GPIO_D_ADDR);
|
||||
tmp |= ECD_TPNL_PWR_EN | ECD_TPNL_EN | ECD_TPAD_DISABLE_N;
|
||||
if (CONFIG(ENABLE_M2_SSD1)) {
|
||||
tmp |= ECD_SSD1_PWR_EN;
|
||||
} else {
|
||||
tmp &= ~ECD_SSD1_PWR_EN;
|
||||
}
|
||||
printk(BIOS_SPEW, "Write reg [0x%02x] = 0x%02x\n", EC_GPIO_D_ADDR, tmp);
|
||||
ec_write(EC_GPIO_D_ADDR, tmp);
|
||||
|
||||
tmp = ec_read(EC_GPIO_E_ADDR);
|
||||
tmp |= ECE_LOM_PWR_EN | ECE_SSD0_PWR_EN | ECE_SD_PWR_EN;
|
||||
tmp |= ECE_CAM_PWR_EN | ECE_FPR_N_GBE_SEL;
|
||||
tmp &= ~ECE_BT_N_TPNL_SEL;
|
||||
if (CONFIG(WLAN01)) { // no WWAN, turn off WWAN power
|
||||
tmp &= ~ECE_WWAN_PWR_EN;
|
||||
} else {
|
||||
tmp |= ECE_WWAN_PWR_EN;
|
||||
}
|
||||
if (CONFIG(WWAN01)) { // no WLAN, turn off WLAN power
|
||||
tmp &= ~ECE_WLAN_PWR_EN;
|
||||
} else {
|
||||
tmp |= ECE_WLAN_PWR_EN;
|
||||
}
|
||||
printk(BIOS_SPEW, "Write reg [0x%02x] = 0x%02x\n", EC_GPIO_E_ADDR, tmp);
|
||||
ec_write(EC_GPIO_E_ADDR, tmp);
|
||||
|
||||
tmp = ec_read(EC_GPIO_F_ADDR);
|
||||
if (CONFIG(WLAN01)) {
|
||||
tmp |= ECF_WWAN0_N_WLAN1_SW;
|
||||
} else {
|
||||
tmp &= ~ECF_WWAN0_N_WLAN1_SW;
|
||||
}
|
||||
if (CONFIG(WWAN01)) {
|
||||
tmp |= ECF_WLAN0_N_WWAN1_SW;
|
||||
} else {
|
||||
tmp &= ~ECF_WLAN0_N_WWAN1_SW;
|
||||
}
|
||||
printk(BIOS_SPEW, "Write reg [0x%02x] = 0x%02x\n", EC_GPIO_F_ADDR, tmp);
|
||||
ec_write(EC_GPIO_F_ADDR, tmp);
|
||||
|
||||
tmp = ec_read(EC_GPIO_G_ADDR);
|
||||
tmp &= ~ECG_DT_SSD1_MUX_OFF;
|
||||
tmp &= ~ECG_WLAN_WWAN_MUX_OFF;
|
||||
tmp |= ECG_IR_LED_PWR_EN | ECG_U0_WLAN_HDR_SEL;
|
||||
printk(BIOS_SPEW, "Write reg [0x%02x] = 0x%02x\n", EC_GPIO_G_ADDR, tmp);
|
||||
ec_write(EC_GPIO_G_ADDR, tmp);
|
||||
}
|
||||
|
||||
void birman_ec_init(void)
|
||||
|
|
|
|||
Loading…
Reference in New Issue