mb/lenovo/*: Add vboot RO FMAPs on 12MiB devices
Tested on W530 Change-Id: I9be0c5e06fcb8287d32171cb72dabb5fcf047e7a Signed-off-by: Marcello Sylvester Bauer <sylv@sylv.io> Reviewed-on: https://review.coreboot.org/c/coreboot/+/39450 Reviewed-by: Philipp Deppenwiese <zaolin.daisuki@gmail.com> Tested-by: build bot (Jenkins) <no-reply@coreboot.org>
This commit is contained in:
parent
c68902c210
commit
45a354fe78
|
@ -0,0 +1,21 @@
|
|||
FLASH@0xff400000 0xc00000 {
|
||||
SI_ALL 0x500000 {
|
||||
SI_DESC 0x1000
|
||||
SI_GBE 0x2000
|
||||
SI_ME
|
||||
}
|
||||
SI_BIOS 0x700000 {
|
||||
UNIFIED_MRC_CACHE 0x20000 {
|
||||
RECOVERY_MRC_CACHE 0x10000
|
||||
RW_MRC_CACHE 0x10000
|
||||
}
|
||||
|
||||
WP_RO {
|
||||
FMAP 0x800
|
||||
RO_FRID 0x40
|
||||
RO_PADDING 0x7c0
|
||||
GBB 0x1e000
|
||||
COREBOOT(CBFS)
|
||||
}
|
||||
}
|
||||
}
|
|
@ -0,0 +1,21 @@
|
|||
FLASH@0xff400000 0xc00000 {
|
||||
SI_ALL 0x500000 {
|
||||
SI_DESC 0x1000
|
||||
SI_GBE 0x2000
|
||||
SI_ME
|
||||
}
|
||||
SI_BIOS 0x700000 {
|
||||
UNIFIED_MRC_CACHE 0x20000 {
|
||||
RECOVERY_MRC_CACHE 0x10000
|
||||
RW_MRC_CACHE 0x10000
|
||||
}
|
||||
|
||||
WP_RO {
|
||||
FMAP 0x800
|
||||
RO_FRID 0x40
|
||||
RO_PADDING 0x7c0
|
||||
GBB 0x1e000
|
||||
COREBOOT(CBFS)
|
||||
}
|
||||
}
|
||||
}
|
|
@ -0,0 +1,21 @@
|
|||
FLASH@0xff400000 0xc00000 {
|
||||
SI_ALL 0x500000 {
|
||||
SI_DESC 0x1000
|
||||
SI_GBE 0x2000
|
||||
SI_ME
|
||||
}
|
||||
SI_BIOS 0x700000 {
|
||||
UNIFIED_MRC_CACHE 0x20000 {
|
||||
RECOVERY_MRC_CACHE 0x10000
|
||||
RW_MRC_CACHE 0x10000
|
||||
}
|
||||
|
||||
WP_RO {
|
||||
FMAP 0x800
|
||||
RO_FRID 0x40
|
||||
RO_PADDING 0x7c0
|
||||
GBB 0x1e000
|
||||
COREBOOT(CBFS)
|
||||
}
|
||||
}
|
||||
}
|
|
@ -0,0 +1,21 @@
|
|||
FLASH@0xff400000 0xc00000 {
|
||||
SI_ALL 0x500000 {
|
||||
SI_DESC 0x1000
|
||||
SI_GBE 0x2000
|
||||
SI_ME
|
||||
}
|
||||
SI_BIOS 0x700000 {
|
||||
UNIFIED_MRC_CACHE 0x20000 {
|
||||
RECOVERY_MRC_CACHE 0x10000
|
||||
RW_MRC_CACHE 0x10000
|
||||
}
|
||||
|
||||
WP_RO {
|
||||
FMAP 0x800
|
||||
RO_FRID 0x40
|
||||
RO_PADDING 0x7c0
|
||||
GBB 0x1e000
|
||||
COREBOOT(CBFS)
|
||||
}
|
||||
}
|
||||
}
|
|
@ -0,0 +1,21 @@
|
|||
FLASH@0xff400000 0xc00000 {
|
||||
SI_ALL 0x500000 {
|
||||
SI_DESC 0x1000
|
||||
SI_GBE 0x2000
|
||||
SI_ME
|
||||
}
|
||||
SI_BIOS 0x700000 {
|
||||
UNIFIED_MRC_CACHE 0x20000 {
|
||||
RECOVERY_MRC_CACHE 0x10000
|
||||
RW_MRC_CACHE 0x10000
|
||||
}
|
||||
|
||||
WP_RO {
|
||||
FMAP 0x800
|
||||
RO_FRID 0x40
|
||||
RO_PADDING 0x7c0
|
||||
GBB 0x1e000
|
||||
COREBOOT(CBFS)
|
||||
}
|
||||
}
|
||||
}
|
|
@ -0,0 +1,21 @@
|
|||
FLASH@0xff400000 0xc00000 {
|
||||
SI_ALL 0x500000 {
|
||||
SI_DESC 0x1000
|
||||
SI_GBE 0x2000
|
||||
SI_ME
|
||||
}
|
||||
SI_BIOS 0x700000 {
|
||||
UNIFIED_MRC_CACHE 0x20000 {
|
||||
RECOVERY_MRC_CACHE 0x10000
|
||||
RW_MRC_CACHE 0x10000
|
||||
}
|
||||
|
||||
WP_RO {
|
||||
FMAP 0x800
|
||||
RO_FRID 0x40
|
||||
RO_PADDING 0x7c0
|
||||
GBB 0x1e000
|
||||
COREBOOT(CBFS)
|
||||
}
|
||||
}
|
||||
}
|
|
@ -0,0 +1,21 @@
|
|||
FLASH@0xff400000 0xc00000 {
|
||||
SI_ALL 0x500000 {
|
||||
SI_DESC 0x1000
|
||||
SI_GBE 0x2000
|
||||
SI_ME
|
||||
}
|
||||
SI_BIOS 0x700000 {
|
||||
UNIFIED_MRC_CACHE 0x20000 {
|
||||
RECOVERY_MRC_CACHE 0x10000
|
||||
RW_MRC_CACHE 0x10000
|
||||
}
|
||||
|
||||
WP_RO {
|
||||
FMAP 0x800
|
||||
RO_FRID 0x40
|
||||
RO_PADDING 0x7c0
|
||||
GBB 0x1e000
|
||||
COREBOOT(CBFS)
|
||||
}
|
||||
}
|
||||
}
|
Loading…
Reference in New Issue