GNUBoot
/
coreboot-kgpe-d16
2
0
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity

sb/amd/*/*/pci_devs.h: Reduce the difference 

Also add missing <device/pci_def.h>

Change-Id: I227f0c2a4ccb486f1d5560e3f64bc6208a456d68
Signed-off-by: Elyes HAOUAS <ehaouas@noos.fr>
Reviewed-on: https://review.coreboot.org/c/coreboot/+/45894
Tested-by: build bot (Jenkins) <no-reply@coreboot.org>
Reviewed-by: Marc Jones <marc@marcjonesconsulting.com>
This commit is contained in:
Elyes HAOUAS 2020-10-01 10:59:56 +02:00 committed by Patrick Georgi
parent 0141f0d6b8
commit 8ccc8fdf26
3 changed files with 169 additions and 165 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

144
src/southbridge/amd/agesa/hudson/pci_devs.h
View File

@ -5,103 +5,103 @@
#include <device/pci_def.h> #include <device/pci_def.h>
#define BUS0 0 #define BUS0 0
/* XHCI */ /* XHCI */
#define XHCI_DEV 0x10 #define XHCI_DEV 0x10
#define XHCI_FUNC 0 #define XHCI_FUNC 0
#define XHCI_DEVID 0x7814 #define XHCI_DEVID 0x7814
#define XHCI_DEVFN PCI_DEVFN(XHCI_DEV,XHCI_FUNC) #define XHCI_DEVFN PCI_DEVFN(XHCI_DEV, XHCI_FUNC)
/* SATA */ /* SATA */
#define SATA_DEV 0x11 #define SATA_DEV 0x11
#define SATA_FUNC 0 #define SATA_FUNC 0
#define SATA_IDE_DEVID 0x7800 #define SATA_IDE_DEVID 0x7800
#define AHCI_DEVID_MS 0x7801 #define AHCI_DEVID_MS 0x7801
#define AHCI_DEVID_AMD 0x7804 #define AHCI_DEVID_AMD 0x7804
#define SATA_DEVFN PCI_DEVFN(SATA_DEV,SATA_FUNC) #define SATA_DEVFN PCI_DEVFN(SATA_DEV, SATA_FUNC)
/* OHCI */ /* OHCI */
#define OHCI1_DEV 0x12 #define OHCI1_DEV 0x12
#define OHCI1_FUNC 0 #define OHCI1_FUNC 0
#define OHCI2_DEV 0x13 #define OHCI2_DEV 0x13
#define OHCI2_FUNC 0 #define OHCI2_FUNC 0
#define OHCI3_DEV 0x16 #define OHCI3_DEV 0x16
#define OHCI3_FUNC 0 #define OHCI3_FUNC 0
#define OHCI4_DEV 0x14 #define OHCI4_DEV 0x14
#define OHCI4_FUNC 5 #define OHCI4_FUNC 5
#define OHCI_DEVID 0x7807 #define OHCI_DEVID 0x7807
#define OHCI1_DEVFN PCI_DEVFN(OHCI1_DEV,OHCI1_FUNC) #define OHCI1_DEVFN PCI_DEVFN(OHCI1_DEV, OHCI1_FUNC)
#define OHCI2_DEVFN PCI_DEVFN(OHCI2_DEV,OHCI2_FUNC) #define OHCI2_DEVFN PCI_DEVFN(OHCI2_DEV, OHCI2_FUNC)
#define OHCI3_DEVFN PCI_DEVFN(OHCI3_DEV,OHCI3_FUNC) #define OHCI3_DEVFN PCI_DEVFN(OHCI3_DEV, OHCI3_FUNC)
#define OHCI4_DEVFN PCI_DEVFN(OHCI4_DEV,OHCI4_FUNC) #define OHCI4_DEVFN PCI_DEVFN(OHCI4_DEV, OHCI4_FUNC)
/* EHCI */ /* EHCI */
#define EHCI1_DEV 0x12 #define EHCI1_DEV 0x12
#define EHCI1_FUNC 2 #define EHCI1_FUNC 2
#define EHCI2_DEV 0x13 #define EHCI2_DEV 0x13
#define EHCI2_FUNC 2 #define EHCI2_FUNC 2
#define EHCI3_DEV 0x16 #define EHCI3_DEV 0x16
#define EHCI3_FUNC 2 #define EHCI3_FUNC 2
#define EHCI_DEVID 0x7808 #define EHCI_DEVID 0x7808
#define EHCI1_DEVFN PCI_DEVFN(EHCI1_DEV,EHCI1_FUNC) #define EHCI1_DEVFN PCI_DEVFN(EHCI1_DEV, EHCI1_FUNC)
#define EHCI2_DEVFN PCI_DEVFN(EHCI2_DEV,EHCI2_FUNC) #define EHCI2_DEVFN PCI_DEVFN(EHCI2_DEV, EHCI2_FUNC)
#define EHCI3_DEVFN PCI_DEVFN(EHCI3_DEV,EHCI3_FUNC) #define EHCI3_DEVFN PCI_DEVFN(EHCI3_DEV, EHCI3_FUNC)
/* SMBUS */ /* SMBUS */
#define SMBUS_DEV 0x14 #define SMBUS_DEV 0x14
#define SMBUS_FUNC 0 #define SMBUS_FUNC 0
#define SMBUS_DEVID 0x780B #define SMBUS_DEVID 0x780B
#define SMBUS_DEVFN PCI_DEVFN(SMBUS_DEV,SMBUS_FUNC) #define SMBUS_DEVFN PCI_DEVFN(SMBUS_DEV, SMBUS_FUNC)
/* IDE */ /* IDE */
#if CONFIG(SOUTHBRIDGE_AMD_AGESA_HUDSON) #if CONFIG(SOUTHBRIDGE_AMD_AGESA_HUDSON)
#define IDE_DEV 0x14 #define IDE_DEV 0x14
#define IDE_FUNC 1 #define IDE_FUNC 1
# define IDE_DEVID 0x780C #define IDE_DEVID 0x780C
# define IDE_DEVFN PCI_DEVFN(IDE_DEV,IDE_FUNC) #define IDE_DEVFN PCI_DEVFN(IDE_DEV, IDE_FUNC)
#endif #endif
/* HD Audio */ /* HD Audio */
#define HDA_DEV 0x14 #define HDA_DEV 0x14
#define HDA_FUNC 2 #define HDA_FUNC 2
#define HDA_DEVID 0x780D #define HDA_DEVID 0x780D
#define HDA_DEVFN PCI_DEVFN(HDA_DEV,HDA_FUNC) #define HDA_DEVFN PCI_DEVFN(HDA_DEV, HDA_FUNC)
/* LPC BUS */ /* LPC BUS */
#define PCU_DEV 0x14 #define PCU_DEV 0x14
#define LPC_DEV PCU_DEV #define LPC_DEV PCU_DEV
#define LPC_FUNC 3 #define LPC_FUNC 3
#define LPC_DEVID 0x780E #define LPC_DEVID 0x780E
#define LPC_DEVFN PCI_DEVFN(LPC_DEV,LPC_FUNC) #define LPC_DEVFN PCI_DEVFN(LPC_DEV, LPC_FUNC)
/* PCI Ports */ /* PCI Ports */
#define SB_PCI_PORT_DEV 0x14 #define SB_PCI_PORT_DEV 0x14
#define SB_PCI_PORT_FUNC 4 #define SB_PCI_PORT_FUNC 4
# define SB_PCI_PORT_DEVID 0x780F #define SB_PCI_PORT_DEVID 0x780F
# define SB_PCI_PORT_DEVFN PCI_DEVFN(SB_PCI_PORT_DEV,SB_PCI_PORT_FUNC) #define SB_PCI_PORT_DEVFN PCI_DEVFN(SB_PCI_PORT_DEV, SB_PCI_PORT_FUNC)
/* SD Controller */ /* SD Controller */
#define SD_DEV 0x14 #define SD_DEV 0x14
#define SD_FUNC 7 #define SD_FUNC 7
#define SD_DEVID 0x7806 #define SD_DEVID 0x7806
#define SD_DEVFN PCI_DEVFN(SD_DEV,SD_FUNC) #define SD_DEVFN PCI_DEVFN(SD_DEV, SD_FUNC)
/* PCIe Ports */ /* PCIe Ports */
#if CONFIG(SOUTHBRIDGE_AMD_AGESA_HUDSON) #if CONFIG(SOUTHBRIDGE_AMD_AGESA_HUDSON)
#define SB_PCIE_DEV 0x15 #define SB_PCIE_DEV 0x15
#define SB_PCIE_PORT1_FUNC 0 #define SB_PCIE_PORT1_FUNC 0
#define SB_PCIE_PORT2_FUNC 1 #define SB_PCIE_PORT2_FUNC 1
#define SB_PCIE_PORT3_FUNC 2 #define SB_PCIE_PORT3_FUNC 2
#define SB_PCIE_PORT4_FUNC 3 #define SB_PCIE_PORT4_FUNC 3
#define SB_PCIE_PORT1_DEVID 0x7820 #define SB_PCIE_PORT1_DEVID 0x7820
#define SB_PCIE_PORT2_DEVID 0x7821 #define SB_PCIE_PORT2_DEVID 0x7821
#define SB_PCIE_PORT3_DEVID 0x7822 #define SB_PCIE_PORT3_DEVID 0x7822
#define SB_PCIE_PORT4_DEVID 0x7823 #define SB_PCIE_PORT4_DEVID 0x7823
#define SB_PCIE_PORT1_DEVFN PCI_DEVFN(SB_PCIE_DEV,SB_PCIE_PORT1_FUNC) #define SB_PCIE_PORT1_DEVFN PCI_DEVFN(SB_PCIE_DEV, SB_PCIE_PORT1_FUNC)
#define SB_PCIE_PORT2_DEVFN PCI_DEVFN(SB_PCIE_DEV,SB_PCIE_PORT2_FUNC) #define SB_PCIE_PORT2_DEVFN PCI_DEVFN(SB_PCIE_DEV, SB_PCIE_PORT2_FUNC)
#define SB_PCIE_PORT3_DEVFN PCI_DEVFN(SB_PCIE_DEV,SB_PCIE_PORT3_FUNC) #define SB_PCIE_PORT3_DEVFN PCI_DEVFN(SB_PCIE_DEV, SB_PCIE_PORT3_FUNC)
#define SB_PCIE_PORT4_DEVFN PCI_DEVFN(SB_PCIE_DEV,SB_PCIE_PORT4_FUNC) #define SB_PCIE_PORT4_DEVFN PCI_DEVFN(SB_PCIE_DEV, SB_PCIE_PORT4_FUNC)
#endif #endif
#endif /* _AGESA_HUDSON_PCI_DEVS_H_ */ #endif /* _AGESA_HUDSON_PCI_DEVS_H_ */

148
src/southbridge/amd/cimx/sb800/pci_devs.h
View File

@ -5,86 +5,88 @@
#include <device/pci_def.h> #include <device/pci_def.h>
#define BUS0 0 #define BUS0 0
/* SATA */ /* SATA */
#define SATA_DEV 0x11 #define SATA_DEV 0x11
#define SATA_FUNC 0 #define SATA_FUNC 0
# define SATA_IDE_DEVID 0x4390 #define SATA_IDE_DEVID 0x4390
# define AHCI_DEVID 0x4391 #define AHCI_DEVID 0x4391
# define RAID_DEVID 0x4392 #define RAID_DEVID 0x4392
# define RAID5_DEVID 0x4393 #define RAID5_DEVID 0x4393
# define SATA_DEVFN PCI_DEVFN(SATA_DEV,SATA_FUNC) #define SATA_DEVFN PCI_DEVFN(SATA_DEV, SATA_FUNC)
/* OHCI */ /* OHCI */
#define OHCI1_DEV 0x12 #define OHCI1_DEV 0x12
#define OHCI1_FUNC 0 #define OHCI1_FUNC 0
#define OHCI2_DEV 0x13 #define OHCI2_DEV 0x13
#define OHCI2_FUNC 0 #define OHCI2_FUNC 0
#define OHCI3_DEV 0x16 #define OHCI3_DEV 0x16
#define OHCI3_FUNC 0 #define OHCI3_FUNC 0
#define OHCI4_DEV 0x14 #define OHCI4_DEV 0x14
#define OHCI4_FUNC 5 #define OHCI4_FUNC 5
# define OHCI_DEVID 0x4397 #define OHCI_DEVID 0x4397
# define OHCI1_DEVFN PCI_DEVFN(OHCI1_DEV,OHCI1_FUNC) #define OHCI1_DEVFN PCI_DEVFN(OHCI1_DEV, OHCI1_FUNC)
# define OHCI2_DEVFN PCI_DEVFN(OHCI2_DEV,OHCI2_FUNC) #define OHCI2_DEVFN PCI_DEVFN(OHCI2_DEV, OHCI2_FUNC)
# define OHCI3_DEVFN PCI_DEVFN(OHCI3_DEV,OHCI3_FUNC) #define OHCI3_DEVFN PCI_DEVFN(OHCI3_DEV, OHCI3_FUNC)
# define OHCI4_DEVFN PCI_DEVFN(OHCI4_DEV,OHCI4_FUNC) #define OHCI4_DEVFN PCI_DEVFN(OHCI4_DEV, OHCI4_FUNC)
/* EHCI */ /* EHCI */
#define EHCI1_DEV 0x12 #define EHCI1_DEV 0x12
#define EHCI1_FUNC 2 #define EHCI1_FUNC 2
#define EHCI2_DEV 0x13 #define EHCI2_DEV 0x13
#define EHCI2_FUNC 2 #define EHCI2_FUNC 2
#define EHCI3_DEV 0x16 #define EHCI3_DEV 0x16
#define EHCI3_FUNC 2 #define EHCI3_FUNC 2
# define EHCI_DEVID 0x4396 #define EHCI_DEVID 0x4396
# define EHCI1_DEVFN PCI_DEVFN(EHCI1_DEV,EHCI1_FUNC) #define EHCI1_DEVFN PCI_DEVFN(EHCI1_DEV, EHCI1_FUNC)
# define EHCI2_DEVFN PCI_DEVFN(EHCI2_DEV,EHCI2_FUNC) #define EHCI2_DEVFN PCI_DEVFN(EHCI2_DEV, EHCI2_FUNC)
# define EHCI3_DEVFN PCI_DEVFN(EHCI3_DEV,EHCI3_FUNC) #define EHCI3_DEVFN PCI_DEVFN(EHCI3_DEV, EHCI3_FUNC)
/* IDE */
#define IDE_DEV 0x14
#define IDE_FUNC 1
# define IDE_DEVID 0x439C
# define IDE_DEVFN PCI_DEVFN(IDE_DEV,IDE_FUNC)
/* HD Audio */
#define HDA_DEV 0x14
#define HDA_FUNC 2
# define HDA_DEVID 0x4383
# define HDA_DEVFN PCI_DEVFN(HDA_DEV,HDA_FUNC)
/* PCI Ports */
#define SB_PCI_PORT_DEV 0x14
#define SB_PCI_PORT_FUNC 4
# define SB_PCI_PORT_DEVID 0x4384
# define SB_PCI_PORT_DEVFN PCI_DEVFN(SB_PCI_PORT_DEV,SB_PCI_PORT_FUNC)
/* PCIe Ports */
#define SB_PCIE_DEV 0x15
#define SB_PCIE_PORT1_FUNC 0
#define SB_PCIE_PORT2_FUNC 1
#define SB_PCIE_PORT3_FUNC 2
#define SB_PCIE_PORT4_FUNC 3
# define SB_PCIE_PORT1_DEVID 0x43A0
# define SB_PCIE_PORT2_DEVID 0x43A1
# define SB_PCIE_PORT3_DEVID 0x43A2
# define SB_PCIE_PORT4_DEVID 0x43A3
# define SB_PCIE_PORT1_DEVFN PCI_DEVFN(SB_PCIE_DEV,SB_PCIE_PORT1_FUNC)
# define SB_PCIE_PORT2_DEVFN PCI_DEVFN(SB_PCIE_DEV,SB_PCIE_PORT2_FUNC)
# define SB_PCIE_PORT3_DEVFN PCI_DEVFN(SB_PCIE_DEV,SB_PCIE_PORT3_FUNC)
# define SB_PCIE_PORT4_DEVFN PCI_DEVFN(SB_PCIE_DEV,SB_PCIE_PORT4_FUNC)
/* Fusion Controller Hub */ /* Fusion Controller Hub */
#define PCU_DEV 0x14 #define SMBUS_DEV 0x14
#define LPC_DEV PCU_DEV #define SMBUS_FUNC 0
#define LPC_FUNC 3 #define SMBUS_DEVID 0x4385
#define SMBUS_DEV 0x14 #define SMBUS_DEVFN PCI_DEVFN(SMBUS_DEV, SMBUS_FUNC)
#define SMBUS_FUNC 0
# define LPC_DEVID 0x439D /* IDE */
# define SMBUS_DEVID 0x4385 #define IDE_DEV 0x14
# define LPC_DEVFN PCI_DEVFN(LPC_DEV,LPC_FUNC) #define IDE_FUNC 1
# define SMBUS_DEVFN PCI_DEVFN(SMBUS_DEV,SMBUS_FUNC) #define IDE_DEVID 0x439C
#define IDE_DEVFN PCI_DEVFN(IDE_DEV, IDE_FUNC)
/* HD Audio */
#define HDA_DEV 0x14
#define HDA_FUNC 2
#define HDA_DEVID 0x4383
#define HDA_DEVFN PCI_DEVFN(HDA_DEV, HDA_FUNC)
/* LPC BUS */
#define PCU_DEV 0x14
#define LPC_DEV PCU_DEV
#define LPC_FUNC 3
#define LPC_DEVID 0x439D
#define LPC_DEVFN PCI_DEVFN(LPC_DEV, LPC_FUNC)
/* PCI Ports */
#define SB_PCI_PORT_DEV 0x14
#define SB_PCI_PORT_FUNC 4
#define SB_PCI_PORT_DEVID 0x4384
#define SB_PCI_PORT_DEVFN PCI_DEVFN(SB_PCI_PORT_DEV, SB_PCI_PORT_FUNC)
/* PCIe Ports */
#define SB_PCIE_DEV 0x15
#define SB_PCIE_PORT1_FUNC 0
#define SB_PCIE_PORT2_FUNC 1
#define SB_PCIE_PORT3_FUNC 2
#define SB_PCIE_PORT4_FUNC 3
#define SB_PCIE_PORT1_DEVID 0x43A0
#define SB_PCIE_PORT2_DEVID 0x43A1
#define SB_PCIE_PORT3_DEVID 0x43A2
#define SB_PCIE_PORT4_DEVID 0x43A3
#define SB_PCIE_PORT1_DEVFN PCI_DEVFN(SB_PCIE_DEV, SB_PCIE_PORT1_FUNC)
#define SB_PCIE_PORT2_DEVFN PCI_DEVFN(SB_PCIE_DEV, SB_PCIE_PORT2_FUNC)
#define SB_PCIE_PORT3_DEVFN PCI_DEVFN(SB_PCIE_DEV, SB_PCIE_PORT3_FUNC)
#define SB_PCIE_PORT4_DEVFN PCI_DEVFN(SB_PCIE_DEV, SB_PCIE_PORT4_FUNC)
#endif /* _CIMX_SB800_PCI_DEVS_H_ */ #endif /* _CIMX_SB800_PCI_DEVS_H_ */

42
src/southbridge/amd/pi/hudson/pci_devs.h
View File

@ -3,18 +3,20 @@
#ifndef _PI_HUDSON_PCI_DEVS_H_ #ifndef _PI_HUDSON_PCI_DEVS_H_
#define _PI_HUDSON_PCI_DEVS_H_ #define _PI_HUDSON_PCI_DEVS_H_
#include <device/pci_def.h>
#define BUS0 0 #define BUS0 0
/* XHCI */ /* XHCI */
#define XHCI_DEV 0x10 #define XHCI_DEV 0x10
#define XHCI_FUNC 0 #define XHCI_FUNC 0
#define XHCI_DEVID 0x7814 #define XHCI_DEVID 0x7814
#define XHCI_DEVFN PCI_DEVFN(XHCI_DEV,XHCI_FUNC) #define XHCI_DEVFN PCI_DEVFN(XHCI_DEV, XHCI_FUNC)
#define XHCI2_DEV 0x10 #define XHCI2_DEV 0x10
#define XHCI2_FUNC 1 #define XHCI2_FUNC 1
#define XHCI2_DEVID 0x7814 #define XHCI2_DEVID 0x7814
#define XHCI2_DEVFN PCI_DEVFN(XHCI2_DEV,XHCI2_FUNC) #define XHCI2_DEVFN PCI_DEVFN(XHCI2_DEV, XHCI2_FUNC)
/* SATA */ /* SATA */
#define SATA_DEV 0x11 #define SATA_DEV 0x11
@ -22,7 +24,7 @@
#define SATA_IDE_DEVID 0x7800 #define SATA_IDE_DEVID 0x7800
#define AHCI_DEVID_MS 0x7801 #define AHCI_DEVID_MS 0x7801
#define AHCI_DEVID_AMD 0x7804 #define AHCI_DEVID_AMD 0x7804
#define SATA_DEVFN PCI_DEVFN(SATA_DEV,SATA_FUNC) #define SATA_DEVFN PCI_DEVFN(SATA_DEV, SATA_FUNC)
/* OHCI */ /* OHCI */
#define OHCI1_DEV 0x12 #define OHCI1_DEV 0x12
@ -34,10 +36,10 @@
#define OHCI4_DEV 0x14 #define OHCI4_DEV 0x14
#define OHCI4_FUNC 5 #define OHCI4_FUNC 5
#define OHCI_DEVID 0x7807 #define OHCI_DEVID 0x7807
#define OHCI1_DEVFN PCI_DEVFN(OHCI1_DEV,OHCI1_FUNC) #define OHCI1_DEVFN PCI_DEVFN(OHCI1_DEV, OHCI1_FUNC)
#define OHCI2_DEVFN PCI_DEVFN(OHCI2_DEV,OHCI2_FUNC) #define OHCI2_DEVFN PCI_DEVFN(OHCI2_DEV, OHCI2_FUNC)
#define OHCI3_DEVFN PCI_DEVFN(OHCI3_DEV,OHCI3_FUNC) #define OHCI3_DEVFN PCI_DEVFN(OHCI3_DEV, OHCI3_FUNC)
#define OHCI4_DEVFN PCI_DEVFN(OHCI4_DEV,OHCI4_FUNC) #define OHCI4_DEVFN PCI_DEVFN(OHCI4_DEV, OHCI4_FUNC)
/* EHCI */ /* EHCI */
#define EHCI1_DEV 0x12 #define EHCI1_DEV 0x12
@ -47,48 +49,48 @@
#define EHCI3_DEV 0x16 #define EHCI3_DEV 0x16
#define EHCI3_FUNC 2 #define EHCI3_FUNC 2
#define EHCI_DEVID 0x7808 #define EHCI_DEVID 0x7808
#define EHCI1_DEVFN PCI_DEVFN(EHCI1_DEV,EHCI1_FUNC) #define EHCI1_DEVFN PCI_DEVFN(EHCI1_DEV, EHCI1_FUNC)
#define EHCI2_DEVFN PCI_DEVFN(EHCI2_DEV,EHCI2_FUNC) #define EHCI2_DEVFN PCI_DEVFN(EHCI2_DEV, EHCI2_FUNC)
#define EHCI3_DEVFN PCI_DEVFN(EHCI3_DEV,EHCI3_FUNC) #define EHCI3_DEVFN PCI_DEVFN(EHCI3_DEV, EHCI3_FUNC)
/* SMBUS */ /* SMBUS */
#define SMBUS_DEV 0x14 #define SMBUS_DEV 0x14
#define SMBUS_FUNC 0 #define SMBUS_FUNC 0
#define SMBUS_DEVID 0x780B #define SMBUS_DEVID 0x780B
#define SMBUS_DEVFN PCI_DEVFN(SMBUS_DEV,SMBUS_FUNC) #define SMBUS_DEVFN PCI_DEVFN(SMBUS_DEV, SMBUS_FUNC)
/* IDE */ /* IDE */
#if CONFIG(SOUTHBRIDGE_AMD_PI_BOLTON) #if CONFIG(SOUTHBRIDGE_AMD_PI_BOLTON)
#define IDE_DEV 0x14 #define IDE_DEV 0x14
#define IDE_FUNC 1 #define IDE_FUNC 1
#define IDE_DEVID 0x780C #define IDE_DEVID 0x780C
#define IDE_DEVFN PCI_DEVFN(IDE_DEV,IDE_FUNC) #define IDE_DEVFN PCI_DEVFN(IDE_DEV, IDE_FUNC)
#endif #endif
/* HD Audio */ /* HD Audio */
#define HDA_DEV 0x14 #define HDA_DEV 0x14
#define HDA_FUNC 2 #define HDA_FUNC 2
#define HDA_DEVID 0x780D #define HDA_DEVID 0x780D
#define HDA_DEVFN PCI_DEVFN(HDA_DEV,HDA_FUNC) #define HDA_DEVFN PCI_DEVFN(HDA_DEV, HDA_FUNC)
/* LPC BUS */ /* LPC BUS */
#define PCU_DEV 0x14 #define PCU_DEV 0x14
#define LPC_DEV PCU_DEV #define LPC_DEV PCU_DEV
#define LPC_FUNC 3 #define LPC_FUNC 3
#define LPC_DEVID 0x780E #define LPC_DEVID 0x780E
#define LPC_DEVFN PCI_DEVFN(LPC_DEV,LPC_FUNC) #define LPC_DEVFN PCI_DEVFN(LPC_DEV, LPC_FUNC)
/* PCI Ports */ /* PCI Ports */
#define SB_PCI_PORT_DEV 0x14 #define SB_PCI_PORT_DEV 0x14
#define SB_PCI_PORT_FUNC 4 #define SB_PCI_PORT_FUNC 4
#define SB_PCI_PORT_DEVID 0x780F #define SB_PCI_PORT_DEVID 0x780F
#define SB_PCI_PORT_DEVFN PCI_DEVFN(SB_PCI_PORT_DEV,SB_PCI_PORT_FUNC) #define SB_PCI_PORT_DEVFN PCI_DEVFN(SB_PCI_PORT_DEV, SB_PCI_PORT_FUNC)
/* SD Controller */ /* SD Controller */
#define SD_DEV 0x14 #define SD_DEV 0x14
#define SD_FUNC 7 #define SD_FUNC 7
#define SD_DEVID 0x7806 #define SD_DEVID 0x7806
#define SD_DEVFN PCI_DEVFN(SD_DEV,SD_FUNC) #define SD_DEVFN PCI_DEVFN(SD_DEV, SD_FUNC)
/* PCIe Ports */ /* PCIe Ports */
#if CONFIG(SOUTHBRIDGE_AMD_PI_BOLTON) #if CONFIG(SOUTHBRIDGE_AMD_PI_BOLTON)
@ -101,10 +103,10 @@
#define SB_PCIE_PORT2_DEVID 0x7821 #define SB_PCIE_PORT2_DEVID 0x7821
#define SB_PCIE_PORT3_DEVID 0x7822 #define SB_PCIE_PORT3_DEVID 0x7822
#define SB_PCIE_PORT4_DEVID 0x7823 #define SB_PCIE_PORT4_DEVID 0x7823
#define SB_PCIE_PORT1_DEVFN PCI_DEVFN(SB_PCIE_DEV,SB_PCIE_PORT1_FUNC) #define SB_PCIE_PORT1_DEVFN PCI_DEVFN(SB_PCIE_DEV, SB_PCIE_PORT1_FUNC)
#define SB_PCIE_PORT2_DEVFN PCI_DEVFN(SB_PCIE_DEV,SB_PCIE_PORT2_FUNC) #define SB_PCIE_PORT2_DEVFN PCI_DEVFN(SB_PCIE_DEV, SB_PCIE_PORT2_FUNC)
#define SB_PCIE_PORT3_DEVFN PCI_DEVFN(SB_PCIE_DEV,SB_PCIE_PORT3_FUNC) #define SB_PCIE_PORT3_DEVFN PCI_DEVFN(SB_PCIE_DEV, SB_PCIE_PORT3_FUNC)
#define SB_PCIE_PORT4_DEVFN PCI_DEVFN(SB_PCIE_DEV,SB_PCIE_PORT4_FUNC) #define SB_PCIE_PORT4_DEVFN PCI_DEVFN(SB_PCIE_DEV, SB_PCIE_PORT4_FUNC)
#endif #endif
#endif /* _PI_HUDSON_PCI_DEVS_H_ */ #endif /* _PI_HUDSON_PCI_DEVS_H_ */