mb/google/guybrush: Configure non-native function GPIOs

Second pass GPIO configuration to enable the non-native function
GPIOs based on the guybrush Proto 0 reference schematic 0210.

BUG=b:177909472
TEST=builds

Change-Id: I0fdc4d7369353f88cf05e2e1ec08898d4605e602
Signed-off-by: Mathew King <mathewk@chromium.org>
Reviewed-on: https://review.coreboot.org/c/coreboot/+/50450
Tested-by: build bot (Jenkins) <no-reply@coreboot.org>
Reviewed-by: EricR Lai <ericr_lai@compal.corp-partner.google.com>

src/mainboard/google/guybrush/variants/baseboard/gpio.c

@@ -13,98 +13,98 @@ static const struct soc_amd_gpio base_gpio_table[] = {
 	PAD_NF(GPIO_1, SYS_RESET_L, PULL_NONE),
 	/* WAKE_L */
 	PAD_NF(GPIO_2, WAKE_L, PULL_NONE),
-	/* AGPIO3 */
+	/* GSC_SOC_INT_L */
-	PAD_NC(GPIO_3),
+	PAD_INT(GPIO_3, PULL_NONE, EDGE_LOW, STATUS_DELIVERY),
-	/* AGPIO4 */
+	/* SOC_PEN_DETECT_ODL */
-	PAD_NC(GPIO_4),
+	PAD_WAKE(GPIO_4, PULL_NONE, EDGE_HIGH, S0i3),
-	/* AGPIO5 */
+	/* EN_PP5000_PEN */
-	PAD_NC(GPIO_5),
+	PAD_GPO(GPIO_5, LOW),
-	/* AGPIO6 */
+	/* EN_PP3300_WLAN */
-	PAD_NC(GPIO_6),
+	PAD_GPO(GPIO_6, LOW),
-	/* AGPIO7 */
+	/* EN_PP3300_TCHPAD */
-	PAD_NC(GPIO_7),
+	PAD_GPO(GPIO_7, LOW),
-	/* AGPIO8 */
+	/* EN_PWR_WWAN_X */
-	PAD_NC(GPIO_8),
+	PAD_GPO(GPIO_8, LOW),
-	/* AGPIO9 */
+	/* SOC_TCHPAD_INT_ODL */
-	PAD_NC(GPIO_9),
+	PAD_INT(GPIO_9, PULL_NONE, EDGE_HIGH, STATUS_DELIVERY),
 	/* S0A3 */
 	PAD_NF(GPIO_10, S0A3, PULL_NONE),
-	/* AGPIO11 */
+	/* SOC_FP_RST_L */
-	PAD_NC(GPIO_11),
+	PAD_GPO(GPIO_11, LOW),
-	/* AGPIO12 */
+	/* SLP_S3_GATED */
-	PAD_NC(GPIO_12),
+	PAD_GPO(GPIO_12, LOW),
 	/* GPIO_13 - GPIO_15: Not available */
 	/* USB_OC0_L */
 	PAD_NF(GPIO_16, USB_OC0_L, PULL_NONE),
-	/* AGPIO17 */
+	/* SOC_SAR_INT_L */
-	PAD_NC(GPIO_17),
+	PAD_INT(GPIO_17, PULL_NONE, EDGE_LOW, STATUS_DELIVERY),
-	/* AGPIO18 */
+	/* WWAN_AUX_RESET_L */
-	PAD_NC(GPIO_18),
+	PAD_GPO(GPIO_18, LOW),
 	/* I2C3_SCL */
 	PAD_NF(GPIO_19, I2C3_SCL, PULL_NONE),
 	/* I2C3_SDA */
 	PAD_NF(GPIO_20, I2C3_SDA, PULL_NONE),
-	/* AGPIO21 */
+	/* SOC_FP_INT_L */
-	PAD_NC(GPIO_21),
+	PAD_INT(GPIO_21, PULL_NONE, EDGE_LOW, STATUS_DELIVERY),
-	/* AGPIO22 */
+	/* EC_SOC_WAKE_ODL */
-	PAD_NC(GPIO_22),
+	PAD_WAKE(GPIO_22, PULL_NONE, EDGE_LOW, S0i3),
 	/* AC_PRES */
 	PAD_NF(GPIO_23, AC_PRES, PULL_UP),
-	/* AGPIO24 */
+	/* WWAN_RST_L */
-	PAD_NC(GPIO_24),
+	PAD_GPO(GPIO_24, LOW),
 	/* GPIO_25: Not available */
 	/* PCIE_RST0_L */
 	PAD_NF(GPIO_26, PCIE_RST_L, PULL_NONE),
 	/* PCIE_RST1_L */
 	PAD_NF(GPIO_27, PCIE_RST1_L, PULL_NONE),
 	/* GPIO_28: Not available */
-	/* AGPIO29 */
+	/* WLAN_AUX_RESET */
-	PAD_NC(GPIO_29),
+	PAD_GPO(GPIO_29, HIGH),
 	/* ESPI_CS_L */
 	PAD_NF(GPIO_30, ESPI_CS_L, PULL_NONE),
 	/* SPI_CS3_L */
 	PAD_NF(GPIO_31, SPI_CS3_L, PULL_NONE),
-	/* AGPIO32 */
+	/* EN_PWR_FP */
-	PAD_NC(GPIO_32),
+	PAD_GPO(GPIO_32, LOW),
 	/* GPIO_33 - GPIO_39: Not available */
-	/* AGPIO40 */
+	/* SSD_AUX_RESET_L */
-	PAD_NC(GPIO_40),
+	PAD_GPO(GPIO_40, LOW),
 	/* GPIO_41: Not available */
-	/* EGPIO42 */
+	/* WWAN_DPR_SAR_ODL */
-	PAD_NC(GPIO_42),
+	PAD_GPO(GPIO_42, LOW),
 	/* GPIO_43 - GPIO_66: Not available */
-	/* EGPIO67 */
+	/* SOC_BIOS_WP_L */
-	PAD_NC(GPIO_67),
+	PAD_GPI(GPIO_67, PULL_NONE),
-	/* AGPIO68 */
+	/* EN_PP3300_TCHSCR */
-	PAD_NC(GPIO_68),
+	PAD_GPO(GPIO_68, LOW),
-	/* AGPIO69 */
+	/* EN_SPKR */
-	PAD_NC(GPIO_69),
+	PAD_GPO(GPIO_69, LOW),
-	/* EGPIO70 */
+	/* SD_AUX_RESET_L */
-	PAD_NC(GPIO_70),
+	PAD_GPO(GPIO_70, LOW),
 	/* GPIO_71 - GPIO_73: Not available */
-	/* EGPIO74 */
+	/* RAM_ID_CHAN_SEL */
-	PAD_NC(GPIO_74),
+	PAD_GPI(GPIO_74, PULL_NONE),
-	/* EGPIO75 */
+	/* RAM_ID_2 / DEV_BEEP_LRCLK */
-	PAD_NC(GPIO_75),
+	PAD_GPI(GPIO_75, PULL_NONE),
-	/* EGPIO76 */
+	/* EN_PP3300_CAM */
-	PAD_NC(GPIO_76),
+	PAD_GPO(GPIO_76, LOW),
 	/* GPIO_77 - GPIO_83: Not available */
-	/* AGPIO84 */
+	/* EC_SOC_INT_ODL */
-	PAD_NC(GPIO_84),
+	PAD_GPI(GPIO_84, PULL_NONE),
-	/* AGPIO85 */
+	/* WWAN_DISABLE */
-	PAD_NC(GPIO_85),
+	PAD_GPO(GPIO_85, HIGH),
 	/* SPI_CLK2 */
 	PAD_NF(GPIO_86, SPI_CLK, PULL_NONE),
-	/* AGPIO87 */
+	/* RAM_ID_1 / DEV_BEEP_DATA */
-	PAD_NC(GPIO_87),
+	PAD_GPI(GPIO_87, PULL_NONE),
-	/* AGPIO88 */
+	/* RAM_ID_3 / DEV_BEEP_BCLK */
-	PAD_NC(GPIO_88),
+	PAD_GPI(GPIO_88, PULL_NONE),
-	/* AGPIO89 */
+	/* TCHSCR_INT_ODL */
-	PAD_NC(GPIO_89),
+	PAD_GPI(GPIO_89, PULL_NONE),
-	/* AGPIO90 */
+	/* HP_INT_ODL */
-	PAD_NC(GPIO_90),
+	PAD_GPI(GPIO_90, PULL_NONE),
-	/* AGPIO91 */
+	/* SD_EX_PRSNT_L */
-	PAD_NC(GPIO_91),
+	PAD_GPI(GPIO_91, PULL_NONE),
 	/* CLK_REQ0_L */
 	PAD_NF(GPIO_92, CLK_REQ0_L, PULL_NONE),
 	/* GPIO_93 - GPIO_103: Not available */
@@ -118,8 +118,8 @@ static const struct soc_amd_gpio base_gpio_table[] = {
 	PAD_NF(GPIO_107, SPI2_HOLD_L_ESPI2_D3, PULL_NONE),
 	/* ESPI_ALERT_L */
 	PAD_NF(GPIO_108, ESPI_ALERT_D1, PULL_NONE),
-	/* EGPIO109 */
+	/* RAM_ID_0 / DEV_BEEP_EN */
-	PAD_NC(GPIO_109),
+	PAD_GPI(GPIO_109, PULL_NONE),
 	/* GPIO_110 - GPIO_112: Not available */
 	/* I2C2_SCL */
 	PAD_NF(GPIO_113, I2C2_SCL, PULL_NONE),
@@ -130,19 +130,19 @@ static const struct soc_amd_gpio base_gpio_table[] = {
 	/* CLK_REQ2_L */
 	PAD_NF(GPIO_116, CLK_REQ2_L, PULL_NONE),
 	/* GPIO_117 - GPIO_119: Not available */
-	/* EGPIO120 */
+	/* TCHSCR_REPORT_EN */
-	PAD_NC(GPIO_120),
+	PAD_GPO(GPIO_120, LOW),
-	/* EGPIO121 */
+	/* TCHSCR_RESET_L */
-	PAD_NC(GPIO_121),
+	PAD_GPO(GPIO_121, LOW),
 	/* GPIO_122 - GPIO_128: Not available */
-	/* AGPIO129 */
+	/* SOC_DISABLE_DISP_BL */
-	PAD_NC(GPIO_129),
+	PAD_GPO(GPIO_129, LOW),
-	/* AGPIO130 */
+	/* WLAN_DISABLE */
-	PAD_NC(GPIO_130),
+	PAD_GPO(GPIO_130, HIGH),
 	/* CLK_REQ3_L */
 	PAD_NF(GPIO_131, CLK_REQ3_L, PULL_NONE),
-	/* EGPIO132 */
+	/* BT_DISABLE */
-	PAD_NC(GPIO_132),
+	PAD_GPO(GPIO_132, HIGH),
 	/* UART1_TXD */
 	PAD_NF(GPIO_140, UART1_TXD, PULL_NONE),
 	/* UART0_RXD */
@@ -151,8 +151,8 @@ static const struct soc_amd_gpio base_gpio_table[] = {
 	PAD_NF(GPIO_142, UART1_RXD, PULL_NONE),
 	/* UART0_TXD */
 	PAD_NF(GPIO_143, UART0_TXD, PULL_NONE),
-	/* AGPIO144 */
+	/* SOC_FPMCU_BOOT0 */
-	PAD_NC(GPIO_144),
+	PAD_GPO(GPIO_144, LOW),
 	/* I2C0_SCL */
 	PAD_NF(GPIO_145, I2C0_SCL, PULL_NONE),
 	/* I2C0_SDA */