amd/torpedo amd/dinar: Sanitize agesawrapper header
Change-Id: I3badb18839773e38834de967a51c29a306975d20 Signed-off-by: Kyösti Mälkki <kyosti.malkki@gmail.com> Reviewed-on: http://review.coreboot.org/7152 Reviewed-by: Paul Menzel <paulepanter@users.sourceforge.net> Tested-by: build bot (Jenkins) Reviewed-by: Edward O'Callaghan <eocallaghan@alterapraxis.com>
This commit is contained in:
Kyösti Mälkki
parent
88db14d788
commit
bedd6aff10
|
|
@ -34,6 +34,8 @@
|
||||||
#include "Filecode.h"
|
#include "Filecode.h"
|
||||||
#include <arch/io.h>
|
#include <arch/io.h>
|
||||||
|
|
||||||
|
#include <southbridge/amd/cimx/sb700/gpio_oem.h>
|
||||||
|
|
||||||
#define FILECODE UNASSIGNED_FILE_FILECODE
|
#define FILECODE UNASSIGNED_FILE_FILECODE
|
||||||
|
|
||||||
/* ACPI table pointers returned by AmdInitLate */
|
/* ACPI table pointers returned by AmdInitLate */
|
||||||
|
|
|
||||||
|
|
@ -28,49 +28,6 @@
|
||||||
#define AMD_APU_SVID 0x1022
|
#define AMD_APU_SVID 0x1022
|
||||||
#define AMD_APU_SSID 0x1234
|
#define AMD_APU_SSID 0x1234
|
||||||
#define PCIE_BASE_ADDRESS CONFIG_MMCONF_BASE_ADDRESS
|
#define PCIE_BASE_ADDRESS CONFIG_MMCONF_BASE_ADDRESS
|
||||||
#define MMIO_NP_BIT BIT7
|
|
||||||
|
|
||||||
/* Hudson-2 ACPI PmIO Space Define */
|
|
||||||
#define SB_ACPI_BASE_ADDRESS 0x0400
|
|
||||||
#define ACPI_MMIO_BASE 0xFED80000
|
|
||||||
#define SB_CFG_BASE 0x000 // DWORD
|
|
||||||
#define GPIO_BASE 0x100 // BYTE
|
|
||||||
#define SMI_BASE 0x200 // DWORD
|
|
||||||
#define PMIO_BASE 0x300 // DWORD
|
|
||||||
#define PMIO2_BASE 0x400 // BYTE
|
|
||||||
#define BIOS_RAM_BASE 0x500 // BYTE
|
|
||||||
#define CMOS_RAM_BASE 0x600 // BYTE
|
|
||||||
#define CMOS_BASE 0x700 // BYTE
|
|
||||||
#define ASF_BASE 0x900 // DWORD
|
|
||||||
#define SMBUS_BASE 0xA00 // DWORD
|
|
||||||
#define WATCHDOG_BASE 0xB00 // ??
|
|
||||||
#define HPET_BASE 0xC00 // DWORD
|
|
||||||
#define IOMUX_BASE 0xD00 // BYTE
|
|
||||||
#define MISC_BASE 0xE00
|
|
||||||
#define SERIAL_DEBUG_BASE 0x1000
|
|
||||||
#define GFX_DAC_BASE 0x1400
|
|
||||||
#define CEC_BASE 0x1800
|
|
||||||
#define XHCI_BASE 0x1C00
|
|
||||||
#define ACPI_SMI_DATA_PORT 0xB1
|
|
||||||
#define R_SB_ACPI_PM1_STATUS 0x00
|
|
||||||
#define R_SB_ACPI_PM1_ENABLE 0x02
|
|
||||||
#define R_SB_ACPI_PM_CONTROL 0x04
|
|
||||||
#define R_SB_ACPI_EVENT_STATUS 0x20
|
|
||||||
#define R_SB_ACPI_EVENT_ENABLE 0x24
|
|
||||||
#define B_PWR_BTN_STATUS BIT8
|
|
||||||
#define B_WAKEUP_STATUS BIT15
|
|
||||||
#define B_SCI_EN BIT0
|
|
||||||
#define SB_PM_INDEX_PORT 0xCD6
|
|
||||||
#define SB_PM_DATA_PORT 0xCD7
|
|
||||||
#define SB_PMIOA_REG24 0x24 // AcpiMmioEn
|
|
||||||
#define MmioAddress( BaseAddr, Register ) \
|
|
||||||
( (UINTN)BaseAddr + \
|
|
||||||
(UINTN)(Register) \
|
|
||||||
)
|
|
||||||
#define Mmio32Ptr( BaseAddr, Register ) \
|
|
||||||
( (volatile UINT32 *)MmioAddress( BaseAddr, Register ) )
|
|
||||||
#define Mmio32( BaseAddr, Register ) \
|
|
||||||
*Mmio32Ptr( BaseAddr, Register )
|
|
||||||
|
|
||||||
enum {
|
enum {
|
||||||
PICK_DMI, /* DMI Interface */
|
PICK_DMI, /* DMI Interface */
|
||||||
|
|
|
||||||
|
|
@ -34,6 +34,8 @@
|
||||||
#include "Filecode.h"
|
#include "Filecode.h"
|
||||||
#include <arch/io.h>
|
#include <arch/io.h>
|
||||||
|
|
||||||
|
#include <southbridge/amd/cimx/sb900/gpio_oem.h>
|
||||||
|
|
||||||
#define FILECODE UNASSIGNED_FILE_FILECODE
|
#define FILECODE UNASSIGNED_FILE_FILECODE
|
||||||
|
|
||||||
/* ACPI table pointers returned by AmdInitLate */
|
/* ACPI table pointers returned by AmdInitLate */
|
||||||
|
|
|
||||||
|
|
@ -29,48 +29,6 @@
|
||||||
#define AMD_APU_SSID 0x1234
|
#define AMD_APU_SSID 0x1234
|
||||||
#define PCIE_BASE_ADDRESS CONFIG_MMCONF_BASE_ADDRESS
|
#define PCIE_BASE_ADDRESS CONFIG_MMCONF_BASE_ADDRESS
|
||||||
|
|
||||||
/* Hudson-2 ACPI PmIO Space Define */
|
|
||||||
#define SB_ACPI_BASE_ADDRESS 0x0400
|
|
||||||
#define ACPI_MMIO_BASE 0xFED80000
|
|
||||||
#define SB_CFG_BASE 0x000 // DWORD
|
|
||||||
#define GPIO_BASE 0x100 // BYTE
|
|
||||||
#define SMI_BASE 0x200 // DWORD
|
|
||||||
#define PMIO_BASE 0x300 // DWORD
|
|
||||||
#define PMIO2_BASE 0x400 // BYTE
|
|
||||||
#define BIOS_RAM_BASE 0x500 // BYTE
|
|
||||||
#define CMOS_RAM_BASE 0x600 // BYTE
|
|
||||||
#define CMOS_BASE 0x700 // BYTE
|
|
||||||
#define ASF_BASE 0x900 // DWORD
|
|
||||||
#define SMBUS_BASE 0xA00 // DWORD
|
|
||||||
#define WATCHDOG_BASE 0xB00 // ??
|
|
||||||
#define HPET_BASE 0xC00 // DWORD
|
|
||||||
#define IOMUX_BASE 0xD00 // BYTE
|
|
||||||
#define MISC_BASE 0xE00
|
|
||||||
#define SERIAL_DEBUG_BASE 0x1000
|
|
||||||
#define GFX_DAC_BASE 0x1400
|
|
||||||
#define CEC_BASE 0x1800
|
|
||||||
#define XHCI_BASE 0x1C00
|
|
||||||
#define ACPI_SMI_DATA_PORT 0xB1
|
|
||||||
#define R_SB_ACPI_PM1_STATUS 0x00
|
|
||||||
#define R_SB_ACPI_PM1_ENABLE 0x02
|
|
||||||
#define R_SB_ACPI_PM_CONTROL 0x04
|
|
||||||
#define R_SB_ACPI_EVENT_STATUS 0x20
|
|
||||||
#define R_SB_ACPI_EVENT_ENABLE 0x24
|
|
||||||
#define B_PWR_BTN_STATUS BIT8
|
|
||||||
#define B_WAKEUP_STATUS BIT15
|
|
||||||
#define B_SCI_EN BIT0
|
|
||||||
#define SB_PM_INDEX_PORT 0xCD6
|
|
||||||
#define SB_PM_DATA_PORT 0xCD7
|
|
||||||
#define SB_PMIOA_REG24 0x24 // AcpiMmioEn
|
|
||||||
#define MmioAddress( BaseAddr, Register ) \
|
|
||||||
( (UINTN)BaseAddr + \
|
|
||||||
(UINTN)(Register) \
|
|
||||||
)
|
|
||||||
#define Mmio32Ptr( BaseAddr, Register ) \
|
|
||||||
( (volatile UINT32 *)MmioAddress( BaseAddr, Register ) )
|
|
||||||
#define Mmio32( BaseAddr, Register ) \
|
|
||||||
*Mmio32Ptr( BaseAddr, Register )
|
|
||||||
|
|
||||||
enum {
|
enum {
|
||||||
PICK_DMI, /* DMI Interface */
|
PICK_DMI, /* DMI Interface */
|
||||||
PICK_PSTATE, /* Acpi Pstate SSDT Table */
|
PICK_PSTATE, /* Acpi Pstate SSDT Table */
|
||||||
|
|
|
||||||
|
|
@ -1,6 +1,51 @@
|
||||||
#ifndef _CIMX_SB_GPIO_OEM_H_
|
#ifndef _CIMX_SB_GPIO_OEM_H_
|
||||||
#define _CIMX_SB_GPIO_OEM_H_
|
#define _CIMX_SB_GPIO_OEM_H_
|
||||||
|
|
||||||
|
#define MMIO_NP_BIT BIT7
|
||||||
|
|
||||||
|
/* Hudson-2 ACPI PmIO Space Define */
|
||||||
|
#define SB_ACPI_BASE_ADDRESS 0x0400
|
||||||
|
#define ACPI_MMIO_BASE 0xFED80000
|
||||||
|
#define SB_CFG_BASE 0x000 // DWORD
|
||||||
|
#define GPIO_BASE 0x100 // BYTE
|
||||||
|
#define SMI_BASE 0x200 // DWORD
|
||||||
|
#define PMIO_BASE 0x300 // DWORD
|
||||||
|
#define PMIO2_BASE 0x400 // BYTE
|
||||||
|
#define BIOS_RAM_BASE 0x500 // BYTE
|
||||||
|
#define CMOS_RAM_BASE 0x600 // BYTE
|
||||||
|
#define CMOS_BASE 0x700 // BYTE
|
||||||
|
#define ASF_BASE 0x900 // DWORD
|
||||||
|
#define SMBUS_BASE 0xA00 // DWORD
|
||||||
|
#define WATCHDOG_BASE 0xB00 // ??
|
||||||
|
#define HPET_BASE 0xC00 // DWORD
|
||||||
|
#define IOMUX_BASE 0xD00 // BYTE
|
||||||
|
#define MISC_BASE 0xE00
|
||||||
|
#define SERIAL_DEBUG_BASE 0x1000
|
||||||
|
#define GFX_DAC_BASE 0x1400
|
||||||
|
#define CEC_BASE 0x1800
|
||||||
|
#define XHCI_BASE 0x1C00
|
||||||
|
#define ACPI_SMI_DATA_PORT 0xB1
|
||||||
|
#define R_SB_ACPI_PM1_STATUS 0x00
|
||||||
|
#define R_SB_ACPI_PM1_ENABLE 0x02
|
||||||
|
#define R_SB_ACPI_PM_CONTROL 0x04
|
||||||
|
#define R_SB_ACPI_EVENT_STATUS 0x20
|
||||||
|
#define R_SB_ACPI_EVENT_ENABLE 0x24
|
||||||
|
#define B_PWR_BTN_STATUS BIT8
|
||||||
|
#define B_WAKEUP_STATUS BIT15
|
||||||
|
#define B_SCI_EN BIT0
|
||||||
|
#define SB_PM_INDEX_PORT 0xCD6
|
||||||
|
#define SB_PM_DATA_PORT 0xCD7
|
||||||
|
#define SB_PMIOA_REG24 0x24 // AcpiMmioEn
|
||||||
|
#define MmioAddress( BaseAddr, Register ) \
|
||||||
|
( (UINTN)BaseAddr + \
|
||||||
|
(UINTN)(Register) \
|
||||||
|
)
|
||||||
|
#define Mmio32Ptr( BaseAddr, Register ) \
|
||||||
|
( (volatile UINT32 *)MmioAddress( BaseAddr, Register ) )
|
||||||
|
#define Mmio32( BaseAddr, Register ) \
|
||||||
|
*Mmio32Ptr( BaseAddr, Register )
|
||||||
|
|
||||||
|
|
||||||
#define SB_GPIO_REG01 1
|
#define SB_GPIO_REG01 1
|
||||||
#define SB_GPIO_REG02 2
|
#define SB_GPIO_REG02 2
|
||||||
#define SB_GPIO_REG15 15
|
#define SB_GPIO_REG15 15
|
||||||
|
|
|
||||||
|
|
@ -0,0 +1,46 @@
|
||||||
|
#ifndef _GPIO_OEM_H_
|
||||||
|
#define _GPIO_OEM_H_
|
||||||
|
|
||||||
|
/* Hudson-2 ACPI PmIO Space Define */
|
||||||
|
#define SB_ACPI_BASE_ADDRESS 0x0400
|
||||||
|
#define ACPI_MMIO_BASE 0xFED80000
|
||||||
|
#define SB_CFG_BASE 0x000 // DWORD
|
||||||
|
#define GPIO_BASE 0x100 // BYTE
|
||||||
|
#define SMI_BASE 0x200 // DWORD
|
||||||
|
#define PMIO_BASE 0x300 // DWORD
|
||||||
|
#define PMIO2_BASE 0x400 // BYTE
|
||||||
|
#define BIOS_RAM_BASE 0x500 // BYTE
|
||||||
|
#define CMOS_RAM_BASE 0x600 // BYTE
|
||||||
|
#define CMOS_BASE 0x700 // BYTE
|
||||||
|
#define ASF_BASE 0x900 // DWORD
|
||||||
|
#define SMBUS_BASE 0xA00 // DWORD
|
||||||
|
#define WATCHDOG_BASE 0xB00 // ??
|
||||||
|
#define HPET_BASE 0xC00 // DWORD
|
||||||
|
#define IOMUX_BASE 0xD00 // BYTE
|
||||||
|
#define MISC_BASE 0xE00
|
||||||
|
#define SERIAL_DEBUG_BASE 0x1000
|
||||||
|
#define GFX_DAC_BASE 0x1400
|
||||||
|
#define CEC_BASE 0x1800
|
||||||
|
#define XHCI_BASE 0x1C00
|
||||||
|
#define ACPI_SMI_DATA_PORT 0xB1
|
||||||
|
#define R_SB_ACPI_PM1_STATUS 0x00
|
||||||
|
#define R_SB_ACPI_PM1_ENABLE 0x02
|
||||||
|
#define R_SB_ACPI_PM_CONTROL 0x04
|
||||||
|
#define R_SB_ACPI_EVENT_STATUS 0x20
|
||||||
|
#define R_SB_ACPI_EVENT_ENABLE 0x24
|
||||||
|
#define B_PWR_BTN_STATUS BIT8
|
||||||
|
#define B_WAKEUP_STATUS BIT15
|
||||||
|
#define B_SCI_EN BIT0
|
||||||
|
#define SB_PM_INDEX_PORT 0xCD6
|
||||||
|
#define SB_PM_DATA_PORT 0xCD7
|
||||||
|
#define SB_PMIOA_REG24 0x24 // AcpiMmioEn
|
||||||
|
#define MmioAddress( BaseAddr, Register ) \
|
||||||
|
( (UINTN)BaseAddr + \
|
||||||
|
(UINTN)(Register) \
|
||||||
|
)
|
||||||
|
#define Mmio32Ptr( BaseAddr, Register ) \
|
||||||
|
( (volatile UINT32 *)MmioAddress( BaseAddr, Register ) )
|
||||||
|
#define Mmio32( BaseAddr, Register ) \
|
||||||
|
*Mmio32Ptr( BaseAddr, Register )
|
||||||
|
|
||||||
|
#endif
|
||||||
Loading…
Reference in New Issue