veyron: add Nanya NT5CC256M16DP sdram
BRANCH=None TEST=Boot from veyron BUG=None Signed-off-by: Patrick Georgi <patrick@georgi-clan.de> Original-Commit-Id: 6fe83821013954f0f2069598fd90a2d49de81101 Original-Change-Id: I68b105aa4bc3e82ef6a2421b127391e319c34d6e Original-Signed-off-by: jinkun.hong <jinkun.hong@rock-chips.com> Original-Reviewed-on: https://chromium-review.googlesource.com/294660 Original-Reviewed-by: Julius Werner <jwerner@chromium.org> Original-(cherry picked from commit c115d9a3ea2ca1cb62b2a1ee75996d8adb991d5d) Original-jwerner: Added Minnie Original-Signed-off-by: Julius Werner <jwerner@chromium.org> Original-Reviewed-on: https://chromium-review.googlesource.com/294763 Change-Id: I2bd6521c209db0e2d7d0bdb8ef2cde2715f321a6 Reviewed-on: http://review.coreboot.org/11399 Tested-by: build bot (Jenkins) Reviewed-by: Stefan Reinauer <stefan.reinauer@coreboot.org>
This commit is contained in:
parent
affb88b271
commit
cbd7de72a4
|
@ -35,7 +35,7 @@ static struct rk3288_sdram_params sdram_configs[] = {
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
||||||
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
||||||
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1010 */
|
#include "sdram_inf/sdram-ddr3-nanya-2GB.inc" /* ram_code = 1010 */
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
||||||
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
||||||
|
|
|
@ -0,0 +1,78 @@
|
||||||
|
{
|
||||||
|
/* 4 Nanya NT5CC256M16DP chips */
|
||||||
|
{
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
}
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.togcnt1u = 0x29A,
|
||||||
|
.tinit = 0xC8,
|
||||||
|
.trsth = 0x1F4,
|
||||||
|
.togcnt100n = 0x42,
|
||||||
|
.trefi = 0x4E,
|
||||||
|
.tmrd = 0x4,
|
||||||
|
.trfc = 0xEA,
|
||||||
|
.trp = 0xA,
|
||||||
|
.trtw = 0x5,
|
||||||
|
.tal = 0x0,
|
||||||
|
.tcl = 0xA,
|
||||||
|
.tcwl = 0x7,
|
||||||
|
.tras = 0x19,
|
||||||
|
.trc = 0x24,
|
||||||
|
.trcd = 0xA,
|
||||||
|
.trrd = 0x7,
|
||||||
|
.trtp = 0x5,
|
||||||
|
.twr = 0xA,
|
||||||
|
.twtr = 0x5,
|
||||||
|
.texsr = 0x200,
|
||||||
|
.txp = 0x5,
|
||||||
|
.txpdll = 0x10,
|
||||||
|
.tzqcs = 0x40,
|
||||||
|
.tzqcsi = 0x0,
|
||||||
|
.tdqs = 0x1,
|
||||||
|
.tcksre = 0x7,
|
||||||
|
.tcksrx = 0x7,
|
||||||
|
.tcke = 0x4,
|
||||||
|
.tmod = 0xC,
|
||||||
|
.trstl = 0x43,
|
||||||
|
.tzqcl = 0x100,
|
||||||
|
.tmrr = 0x0,
|
||||||
|
.tckesr = 0x5,
|
||||||
|
.tdpd = 0x0
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.dtpr0 = 0x48F9AAB4,
|
||||||
|
.dtpr1 = 0xEA0910,
|
||||||
|
.dtpr2 = 0x1002C200,
|
||||||
|
.mr[0] = 0xA60,
|
||||||
|
.mr[1] = 0x40,
|
||||||
|
.mr[2] = 0x10,
|
||||||
|
.mr[3] = 0x0
|
||||||
|
},
|
||||||
|
.noc_timing = 0x30B25564,
|
||||||
|
.noc_activate = 0x627,
|
||||||
|
.ddrconfig = 3,
|
||||||
|
.ddr_freq = 666*MHz,
|
||||||
|
.dramtype = DDR3,
|
||||||
|
.num_channels = 2,
|
||||||
|
.stride = 9,
|
||||||
|
.odt = 1
|
||||||
|
},
|
|
@ -35,7 +35,7 @@ static struct rk3288_sdram_params sdram_configs[] = {
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
||||||
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
||||||
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1010 */
|
#include "sdram_inf/sdram-ddr3-nanya-2GB.inc" /* ram_code = 1010 */
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
||||||
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
||||||
|
|
|
@ -0,0 +1,78 @@
|
||||||
|
{
|
||||||
|
/* 4 Nanya NT5CC256M16DP chips */
|
||||||
|
{
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
}
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.togcnt1u = 0x29A,
|
||||||
|
.tinit = 0xC8,
|
||||||
|
.trsth = 0x1F4,
|
||||||
|
.togcnt100n = 0x42,
|
||||||
|
.trefi = 0x4E,
|
||||||
|
.tmrd = 0x4,
|
||||||
|
.trfc = 0xEA,
|
||||||
|
.trp = 0xA,
|
||||||
|
.trtw = 0x5,
|
||||||
|
.tal = 0x0,
|
||||||
|
.tcl = 0xA,
|
||||||
|
.tcwl = 0x7,
|
||||||
|
.tras = 0x19,
|
||||||
|
.trc = 0x24,
|
||||||
|
.trcd = 0xA,
|
||||||
|
.trrd = 0x7,
|
||||||
|
.trtp = 0x5,
|
||||||
|
.twr = 0xA,
|
||||||
|
.twtr = 0x5,
|
||||||
|
.texsr = 0x200,
|
||||||
|
.txp = 0x5,
|
||||||
|
.txpdll = 0x10,
|
||||||
|
.tzqcs = 0x40,
|
||||||
|
.tzqcsi = 0x0,
|
||||||
|
.tdqs = 0x1,
|
||||||
|
.tcksre = 0x7,
|
||||||
|
.tcksrx = 0x7,
|
||||||
|
.tcke = 0x4,
|
||||||
|
.tmod = 0xC,
|
||||||
|
.trstl = 0x43,
|
||||||
|
.tzqcl = 0x100,
|
||||||
|
.tmrr = 0x0,
|
||||||
|
.tckesr = 0x5,
|
||||||
|
.tdpd = 0x0
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.dtpr0 = 0x48F9AAB4,
|
||||||
|
.dtpr1 = 0xEA0910,
|
||||||
|
.dtpr2 = 0x1002C200,
|
||||||
|
.mr[0] = 0xA60,
|
||||||
|
.mr[1] = 0x40,
|
||||||
|
.mr[2] = 0x10,
|
||||||
|
.mr[3] = 0x0
|
||||||
|
},
|
||||||
|
.noc_timing = 0x30B25564,
|
||||||
|
.noc_activate = 0x627,
|
||||||
|
.ddrconfig = 3,
|
||||||
|
.ddr_freq = 666*MHz,
|
||||||
|
.dramtype = DDR3,
|
||||||
|
.num_channels = 2,
|
||||||
|
.stride = 9,
|
||||||
|
.odt = 1
|
||||||
|
},
|
|
@ -35,7 +35,7 @@ static struct rk3288_sdram_params sdram_configs[] = {
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
||||||
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
||||||
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1010 */
|
#include "sdram_inf/sdram-ddr3-nanya-2GB.inc" /* ram_code = 1010 */
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
||||||
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
||||||
|
|
|
@ -0,0 +1,78 @@
|
||||||
|
{
|
||||||
|
/* 4 Nanya NT5CC256M16DP chips */
|
||||||
|
{
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
}
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.togcnt1u = 0x29A,
|
||||||
|
.tinit = 0xC8,
|
||||||
|
.trsth = 0x1F4,
|
||||||
|
.togcnt100n = 0x42,
|
||||||
|
.trefi = 0x4E,
|
||||||
|
.tmrd = 0x4,
|
||||||
|
.trfc = 0xEA,
|
||||||
|
.trp = 0xA,
|
||||||
|
.trtw = 0x5,
|
||||||
|
.tal = 0x0,
|
||||||
|
.tcl = 0xA,
|
||||||
|
.tcwl = 0x7,
|
||||||
|
.tras = 0x19,
|
||||||
|
.trc = 0x24,
|
||||||
|
.trcd = 0xA,
|
||||||
|
.trrd = 0x7,
|
||||||
|
.trtp = 0x5,
|
||||||
|
.twr = 0xA,
|
||||||
|
.twtr = 0x5,
|
||||||
|
.texsr = 0x200,
|
||||||
|
.txp = 0x5,
|
||||||
|
.txpdll = 0x10,
|
||||||
|
.tzqcs = 0x40,
|
||||||
|
.tzqcsi = 0x0,
|
||||||
|
.tdqs = 0x1,
|
||||||
|
.tcksre = 0x7,
|
||||||
|
.tcksrx = 0x7,
|
||||||
|
.tcke = 0x4,
|
||||||
|
.tmod = 0xC,
|
||||||
|
.trstl = 0x43,
|
||||||
|
.tzqcl = 0x100,
|
||||||
|
.tmrr = 0x0,
|
||||||
|
.tckesr = 0x5,
|
||||||
|
.tdpd = 0x0
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.dtpr0 = 0x48F9AAB4,
|
||||||
|
.dtpr1 = 0xEA0910,
|
||||||
|
.dtpr2 = 0x1002C200,
|
||||||
|
.mr[0] = 0xA60,
|
||||||
|
.mr[1] = 0x40,
|
||||||
|
.mr[2] = 0x10,
|
||||||
|
.mr[3] = 0x0
|
||||||
|
},
|
||||||
|
.noc_timing = 0x30B25564,
|
||||||
|
.noc_activate = 0x627,
|
||||||
|
.ddrconfig = 3,
|
||||||
|
.ddr_freq = 666*MHz,
|
||||||
|
.dramtype = DDR3,
|
||||||
|
.num_channels = 2,
|
||||||
|
.stride = 9,
|
||||||
|
.odt = 1
|
||||||
|
},
|
|
@ -35,7 +35,7 @@ static struct rk3288_sdram_params sdram_configs[] = {
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
||||||
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
||||||
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1010 */
|
#include "sdram_inf/sdram-ddr3-nanya-2GB.inc" /* ram_code = 1010 */
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
||||||
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
||||||
|
|
|
@ -0,0 +1,78 @@
|
||||||
|
{
|
||||||
|
/* 4 Nanya NT5CC256M16DP chips */
|
||||||
|
{
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
}
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.togcnt1u = 0x29A,
|
||||||
|
.tinit = 0xC8,
|
||||||
|
.trsth = 0x1F4,
|
||||||
|
.togcnt100n = 0x42,
|
||||||
|
.trefi = 0x4E,
|
||||||
|
.tmrd = 0x4,
|
||||||
|
.trfc = 0xEA,
|
||||||
|
.trp = 0xA,
|
||||||
|
.trtw = 0x5,
|
||||||
|
.tal = 0x0,
|
||||||
|
.tcl = 0xA,
|
||||||
|
.tcwl = 0x7,
|
||||||
|
.tras = 0x19,
|
||||||
|
.trc = 0x24,
|
||||||
|
.trcd = 0xA,
|
||||||
|
.trrd = 0x7,
|
||||||
|
.trtp = 0x5,
|
||||||
|
.twr = 0xA,
|
||||||
|
.twtr = 0x5,
|
||||||
|
.texsr = 0x200,
|
||||||
|
.txp = 0x5,
|
||||||
|
.txpdll = 0x10,
|
||||||
|
.tzqcs = 0x40,
|
||||||
|
.tzqcsi = 0x0,
|
||||||
|
.tdqs = 0x1,
|
||||||
|
.tcksre = 0x7,
|
||||||
|
.tcksrx = 0x7,
|
||||||
|
.tcke = 0x4,
|
||||||
|
.tmod = 0xC,
|
||||||
|
.trstl = 0x43,
|
||||||
|
.tzqcl = 0x100,
|
||||||
|
.tmrr = 0x0,
|
||||||
|
.tckesr = 0x5,
|
||||||
|
.tdpd = 0x0
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.dtpr0 = 0x48F9AAB4,
|
||||||
|
.dtpr1 = 0xEA0910,
|
||||||
|
.dtpr2 = 0x1002C200,
|
||||||
|
.mr[0] = 0xA60,
|
||||||
|
.mr[1] = 0x40,
|
||||||
|
.mr[2] = 0x10,
|
||||||
|
.mr[3] = 0x0
|
||||||
|
},
|
||||||
|
.noc_timing = 0x30B25564,
|
||||||
|
.noc_activate = 0x627,
|
||||||
|
.ddrconfig = 3,
|
||||||
|
.ddr_freq = 666*MHz,
|
||||||
|
.dramtype = DDR3,
|
||||||
|
.num_channels = 2,
|
||||||
|
.stride = 9,
|
||||||
|
.odt = 1
|
||||||
|
},
|
|
@ -35,7 +35,7 @@ static struct rk3288_sdram_params sdram_configs[] = {
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
||||||
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
||||||
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1010 */
|
#include "sdram_inf/sdram-ddr3-nanya-2GB.inc" /* ram_code = 1010 */
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
||||||
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
||||||
|
|
|
@ -0,0 +1,78 @@
|
||||||
|
{
|
||||||
|
/* 4 Nanya NT5CC256M16DP chips */
|
||||||
|
{
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
}
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.togcnt1u = 0x29A,
|
||||||
|
.tinit = 0xC8,
|
||||||
|
.trsth = 0x1F4,
|
||||||
|
.togcnt100n = 0x42,
|
||||||
|
.trefi = 0x4E,
|
||||||
|
.tmrd = 0x4,
|
||||||
|
.trfc = 0xEA,
|
||||||
|
.trp = 0xA,
|
||||||
|
.trtw = 0x5,
|
||||||
|
.tal = 0x0,
|
||||||
|
.tcl = 0xA,
|
||||||
|
.tcwl = 0x7,
|
||||||
|
.tras = 0x19,
|
||||||
|
.trc = 0x24,
|
||||||
|
.trcd = 0xA,
|
||||||
|
.trrd = 0x7,
|
||||||
|
.trtp = 0x5,
|
||||||
|
.twr = 0xA,
|
||||||
|
.twtr = 0x5,
|
||||||
|
.texsr = 0x200,
|
||||||
|
.txp = 0x5,
|
||||||
|
.txpdll = 0x10,
|
||||||
|
.tzqcs = 0x40,
|
||||||
|
.tzqcsi = 0x0,
|
||||||
|
.tdqs = 0x1,
|
||||||
|
.tcksre = 0x7,
|
||||||
|
.tcksrx = 0x7,
|
||||||
|
.tcke = 0x4,
|
||||||
|
.tmod = 0xC,
|
||||||
|
.trstl = 0x43,
|
||||||
|
.tzqcl = 0x100,
|
||||||
|
.tmrr = 0x0,
|
||||||
|
.tckesr = 0x5,
|
||||||
|
.tdpd = 0x0
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.dtpr0 = 0x48F9AAB4,
|
||||||
|
.dtpr1 = 0xEA0910,
|
||||||
|
.dtpr2 = 0x1002C200,
|
||||||
|
.mr[0] = 0xA60,
|
||||||
|
.mr[1] = 0x40,
|
||||||
|
.mr[2] = 0x10,
|
||||||
|
.mr[3] = 0x0
|
||||||
|
},
|
||||||
|
.noc_timing = 0x30B25564,
|
||||||
|
.noc_activate = 0x627,
|
||||||
|
.ddrconfig = 3,
|
||||||
|
.ddr_freq = 666*MHz,
|
||||||
|
.dramtype = DDR3,
|
||||||
|
.num_channels = 2,
|
||||||
|
.stride = 9,
|
||||||
|
.odt = 1
|
||||||
|
},
|
|
@ -35,7 +35,7 @@ static struct rk3288_sdram_params sdram_configs[] = {
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
||||||
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
||||||
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1010 */
|
#include "sdram_inf/sdram-ddr3-nanya-2GB.inc" /* ram_code = 1010 */
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
||||||
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
||||||
|
|
|
@ -0,0 +1,78 @@
|
||||||
|
{
|
||||||
|
/* 4 Nanya NT5CC256M16DP chips */
|
||||||
|
{
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
}
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.togcnt1u = 0x29A,
|
||||||
|
.tinit = 0xC8,
|
||||||
|
.trsth = 0x1F4,
|
||||||
|
.togcnt100n = 0x42,
|
||||||
|
.trefi = 0x4E,
|
||||||
|
.tmrd = 0x4,
|
||||||
|
.trfc = 0xEA,
|
||||||
|
.trp = 0xA,
|
||||||
|
.trtw = 0x5,
|
||||||
|
.tal = 0x0,
|
||||||
|
.tcl = 0xA,
|
||||||
|
.tcwl = 0x7,
|
||||||
|
.tras = 0x19,
|
||||||
|
.trc = 0x24,
|
||||||
|
.trcd = 0xA,
|
||||||
|
.trrd = 0x7,
|
||||||
|
.trtp = 0x5,
|
||||||
|
.twr = 0xA,
|
||||||
|
.twtr = 0x5,
|
||||||
|
.texsr = 0x200,
|
||||||
|
.txp = 0x5,
|
||||||
|
.txpdll = 0x10,
|
||||||
|
.tzqcs = 0x40,
|
||||||
|
.tzqcsi = 0x0,
|
||||||
|
.tdqs = 0x1,
|
||||||
|
.tcksre = 0x7,
|
||||||
|
.tcksrx = 0x7,
|
||||||
|
.tcke = 0x4,
|
||||||
|
.tmod = 0xC,
|
||||||
|
.trstl = 0x43,
|
||||||
|
.tzqcl = 0x100,
|
||||||
|
.tmrr = 0x0,
|
||||||
|
.tckesr = 0x5,
|
||||||
|
.tdpd = 0x0
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.dtpr0 = 0x48F9AAB4,
|
||||||
|
.dtpr1 = 0xEA0910,
|
||||||
|
.dtpr2 = 0x1002C200,
|
||||||
|
.mr[0] = 0xA60,
|
||||||
|
.mr[1] = 0x40,
|
||||||
|
.mr[2] = 0x10,
|
||||||
|
.mr[3] = 0x0
|
||||||
|
},
|
||||||
|
.noc_timing = 0x30B25564,
|
||||||
|
.noc_activate = 0x627,
|
||||||
|
.ddrconfig = 3,
|
||||||
|
.ddr_freq = 666*MHz,
|
||||||
|
.dramtype = DDR3,
|
||||||
|
.num_channels = 2,
|
||||||
|
.stride = 9,
|
||||||
|
.odt = 1
|
||||||
|
},
|
|
@ -35,7 +35,7 @@ static struct rk3288_sdram_params sdram_configs[] = {
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
||||||
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
||||||
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1010 */
|
#include "sdram_inf/sdram-ddr3-nanya-2GB.inc" /* ram_code = 1010 */
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
||||||
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
||||||
|
|
|
@ -0,0 +1,78 @@
|
||||||
|
{
|
||||||
|
/* 4 Nanya NT5CC256M16DP chips */
|
||||||
|
{
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
}
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.togcnt1u = 0x29A,
|
||||||
|
.tinit = 0xC8,
|
||||||
|
.trsth = 0x1F4,
|
||||||
|
.togcnt100n = 0x42,
|
||||||
|
.trefi = 0x4E,
|
||||||
|
.tmrd = 0x4,
|
||||||
|
.trfc = 0xEA,
|
||||||
|
.trp = 0xA,
|
||||||
|
.trtw = 0x5,
|
||||||
|
.tal = 0x0,
|
||||||
|
.tcl = 0xA,
|
||||||
|
.tcwl = 0x7,
|
||||||
|
.tras = 0x19,
|
||||||
|
.trc = 0x24,
|
||||||
|
.trcd = 0xA,
|
||||||
|
.trrd = 0x7,
|
||||||
|
.trtp = 0x5,
|
||||||
|
.twr = 0xA,
|
||||||
|
.twtr = 0x5,
|
||||||
|
.texsr = 0x200,
|
||||||
|
.txp = 0x5,
|
||||||
|
.txpdll = 0x10,
|
||||||
|
.tzqcs = 0x40,
|
||||||
|
.tzqcsi = 0x0,
|
||||||
|
.tdqs = 0x1,
|
||||||
|
.tcksre = 0x7,
|
||||||
|
.tcksrx = 0x7,
|
||||||
|
.tcke = 0x4,
|
||||||
|
.tmod = 0xC,
|
||||||
|
.trstl = 0x43,
|
||||||
|
.tzqcl = 0x100,
|
||||||
|
.tmrr = 0x0,
|
||||||
|
.tckesr = 0x5,
|
||||||
|
.tdpd = 0x0
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.dtpr0 = 0x48F9AAB4,
|
||||||
|
.dtpr1 = 0xEA0910,
|
||||||
|
.dtpr2 = 0x1002C200,
|
||||||
|
.mr[0] = 0xA60,
|
||||||
|
.mr[1] = 0x40,
|
||||||
|
.mr[2] = 0x10,
|
||||||
|
.mr[3] = 0x0
|
||||||
|
},
|
||||||
|
.noc_timing = 0x30B25564,
|
||||||
|
.noc_activate = 0x627,
|
||||||
|
.ddrconfig = 3,
|
||||||
|
.ddr_freq = 666*MHz,
|
||||||
|
.dramtype = DDR3,
|
||||||
|
.num_channels = 2,
|
||||||
|
.stride = 9,
|
||||||
|
.odt = 1
|
||||||
|
},
|
|
@ -35,7 +35,7 @@ static struct rk3288_sdram_params sdram_configs[] = {
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
||||||
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
||||||
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1010 */
|
#include "sdram_inf/sdram-ddr3-nanya-2GB.inc" /* ram_code = 1010 */
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
||||||
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
||||||
|
|
|
@ -0,0 +1,78 @@
|
||||||
|
{
|
||||||
|
/* 4 Nanya NT5CC256M16DP chips */
|
||||||
|
{
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
}
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.togcnt1u = 0x29A,
|
||||||
|
.tinit = 0xC8,
|
||||||
|
.trsth = 0x1F4,
|
||||||
|
.togcnt100n = 0x42,
|
||||||
|
.trefi = 0x4E,
|
||||||
|
.tmrd = 0x4,
|
||||||
|
.trfc = 0xEA,
|
||||||
|
.trp = 0xA,
|
||||||
|
.trtw = 0x5,
|
||||||
|
.tal = 0x0,
|
||||||
|
.tcl = 0xA,
|
||||||
|
.tcwl = 0x7,
|
||||||
|
.tras = 0x19,
|
||||||
|
.trc = 0x24,
|
||||||
|
.trcd = 0xA,
|
||||||
|
.trrd = 0x7,
|
||||||
|
.trtp = 0x5,
|
||||||
|
.twr = 0xA,
|
||||||
|
.twtr = 0x5,
|
||||||
|
.texsr = 0x200,
|
||||||
|
.txp = 0x5,
|
||||||
|
.txpdll = 0x10,
|
||||||
|
.tzqcs = 0x40,
|
||||||
|
.tzqcsi = 0x0,
|
||||||
|
.tdqs = 0x1,
|
||||||
|
.tcksre = 0x7,
|
||||||
|
.tcksrx = 0x7,
|
||||||
|
.tcke = 0x4,
|
||||||
|
.tmod = 0xC,
|
||||||
|
.trstl = 0x43,
|
||||||
|
.tzqcl = 0x100,
|
||||||
|
.tmrr = 0x0,
|
||||||
|
.tckesr = 0x5,
|
||||||
|
.tdpd = 0x0
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.dtpr0 = 0x48F9AAB4,
|
||||||
|
.dtpr1 = 0xEA0910,
|
||||||
|
.dtpr2 = 0x1002C200,
|
||||||
|
.mr[0] = 0xA60,
|
||||||
|
.mr[1] = 0x40,
|
||||||
|
.mr[2] = 0x10,
|
||||||
|
.mr[3] = 0x0
|
||||||
|
},
|
||||||
|
.noc_timing = 0x30B25564,
|
||||||
|
.noc_activate = 0x627,
|
||||||
|
.ddrconfig = 3,
|
||||||
|
.ddr_freq = 666*MHz,
|
||||||
|
.dramtype = DDR3,
|
||||||
|
.num_channels = 2,
|
||||||
|
.stride = 9,
|
||||||
|
.odt = 1
|
||||||
|
},
|
|
@ -35,7 +35,7 @@ static struct rk3288_sdram_params sdram_configs[] = {
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
||||||
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
||||||
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1010 */
|
#include "sdram_inf/sdram-ddr3-nanya-2GB.inc" /* ram_code = 1010 */
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
||||||
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
||||||
|
|
|
@ -0,0 +1,78 @@
|
||||||
|
{
|
||||||
|
/* 4 Nanya NT5CC256M16DP chips */
|
||||||
|
{
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
}
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.togcnt1u = 0x29A,
|
||||||
|
.tinit = 0xC8,
|
||||||
|
.trsth = 0x1F4,
|
||||||
|
.togcnt100n = 0x42,
|
||||||
|
.trefi = 0x4E,
|
||||||
|
.tmrd = 0x4,
|
||||||
|
.trfc = 0xEA,
|
||||||
|
.trp = 0xA,
|
||||||
|
.trtw = 0x5,
|
||||||
|
.tal = 0x0,
|
||||||
|
.tcl = 0xA,
|
||||||
|
.tcwl = 0x7,
|
||||||
|
.tras = 0x19,
|
||||||
|
.trc = 0x24,
|
||||||
|
.trcd = 0xA,
|
||||||
|
.trrd = 0x7,
|
||||||
|
.trtp = 0x5,
|
||||||
|
.twr = 0xA,
|
||||||
|
.twtr = 0x5,
|
||||||
|
.texsr = 0x200,
|
||||||
|
.txp = 0x5,
|
||||||
|
.txpdll = 0x10,
|
||||||
|
.tzqcs = 0x40,
|
||||||
|
.tzqcsi = 0x0,
|
||||||
|
.tdqs = 0x1,
|
||||||
|
.tcksre = 0x7,
|
||||||
|
.tcksrx = 0x7,
|
||||||
|
.tcke = 0x4,
|
||||||
|
.tmod = 0xC,
|
||||||
|
.trstl = 0x43,
|
||||||
|
.tzqcl = 0x100,
|
||||||
|
.tmrr = 0x0,
|
||||||
|
.tckesr = 0x5,
|
||||||
|
.tdpd = 0x0
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.dtpr0 = 0x48F9AAB4,
|
||||||
|
.dtpr1 = 0xEA0910,
|
||||||
|
.dtpr2 = 0x1002C200,
|
||||||
|
.mr[0] = 0xA60,
|
||||||
|
.mr[1] = 0x40,
|
||||||
|
.mr[2] = 0x10,
|
||||||
|
.mr[3] = 0x0
|
||||||
|
},
|
||||||
|
.noc_timing = 0x30B25564,
|
||||||
|
.noc_activate = 0x627,
|
||||||
|
.ddrconfig = 3,
|
||||||
|
.ddr_freq = 666*MHz,
|
||||||
|
.dramtype = DDR3,
|
||||||
|
.num_channels = 2,
|
||||||
|
.stride = 9,
|
||||||
|
.odt = 1
|
||||||
|
},
|
|
@ -35,7 +35,7 @@ static struct rk3288_sdram_params sdram_configs[] = {
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
#include "sdram_inf/sdram-lpddr3-elpida-2GB.inc" /* ram_code = 0111 */
|
||||||
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
#include "sdram_inf/sdram-lpddr3-samsung-4GB.inc" /* ram_code = 1000 */
|
||||||
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
#include "sdram_inf/sdram-lpddr3-hynix-4GB.inc" /* ram_code = 1001 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1010 */
|
#include "sdram_inf/sdram-ddr3-nanya-2GB.inc" /* ram_code = 1010 */
|
||||||
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
#include "sdram_inf/sdram-lpddr3-elpida-4GB.inc" /* ram_code = 1011 */
|
||||||
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
#include "sdram_inf/sdram-unused.inc" /* ram_code = 1100 */
|
||||||
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
#include "sdram_inf/sdram-ddr3-hynix-2GB.inc" /* ram_code = 1101 */
|
||||||
|
|
|
@ -0,0 +1,78 @@
|
||||||
|
{
|
||||||
|
/* 4 Nanya NT5CC256M16DP chips */
|
||||||
|
{
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.rank = 0x1,
|
||||||
|
.col = 0xA,
|
||||||
|
.bk = 0x3,
|
||||||
|
.bw = 0x2,
|
||||||
|
.dbw = 0x1,
|
||||||
|
.row_3_4 = 0x0,
|
||||||
|
.cs0_row = 0xF,
|
||||||
|
.cs1_row = 0xF
|
||||||
|
}
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.togcnt1u = 0x29A,
|
||||||
|
.tinit = 0xC8,
|
||||||
|
.trsth = 0x1F4,
|
||||||
|
.togcnt100n = 0x42,
|
||||||
|
.trefi = 0x4E,
|
||||||
|
.tmrd = 0x4,
|
||||||
|
.trfc = 0xEA,
|
||||||
|
.trp = 0xA,
|
||||||
|
.trtw = 0x5,
|
||||||
|
.tal = 0x0,
|
||||||
|
.tcl = 0xA,
|
||||||
|
.tcwl = 0x7,
|
||||||
|
.tras = 0x19,
|
||||||
|
.trc = 0x24,
|
||||||
|
.trcd = 0xA,
|
||||||
|
.trrd = 0x7,
|
||||||
|
.trtp = 0x5,
|
||||||
|
.twr = 0xA,
|
||||||
|
.twtr = 0x5,
|
||||||
|
.texsr = 0x200,
|
||||||
|
.txp = 0x5,
|
||||||
|
.txpdll = 0x10,
|
||||||
|
.tzqcs = 0x40,
|
||||||
|
.tzqcsi = 0x0,
|
||||||
|
.tdqs = 0x1,
|
||||||
|
.tcksre = 0x7,
|
||||||
|
.tcksrx = 0x7,
|
||||||
|
.tcke = 0x4,
|
||||||
|
.tmod = 0xC,
|
||||||
|
.trstl = 0x43,
|
||||||
|
.tzqcl = 0x100,
|
||||||
|
.tmrr = 0x0,
|
||||||
|
.tckesr = 0x5,
|
||||||
|
.tdpd = 0x0
|
||||||
|
},
|
||||||
|
{
|
||||||
|
.dtpr0 = 0x48F9AAB4,
|
||||||
|
.dtpr1 = 0xEA0910,
|
||||||
|
.dtpr2 = 0x1002C200,
|
||||||
|
.mr[0] = 0xA60,
|
||||||
|
.mr[1] = 0x40,
|
||||||
|
.mr[2] = 0x10,
|
||||||
|
.mr[3] = 0x0
|
||||||
|
},
|
||||||
|
.noc_timing = 0x30B25564,
|
||||||
|
.noc_activate = 0x627,
|
||||||
|
.ddrconfig = 3,
|
||||||
|
.ddr_freq = 666*MHz,
|
||||||
|
.dramtype = DDR3,
|
||||||
|
.num_channels = 2,
|
||||||
|
.stride = 9,
|
||||||
|
.odt = 1
|
||||||
|
},
|
Loading…
Reference in New Issue