AMD fam10: Drop MEM_TRAIN_SEQ
This config was for AMD K8 only. Change-Id: I76276405b676d1dd4d5dbf8c5b94194a670ccb25 Signed-off-by: Kyösti Mälkki <kyosti.malkki@gmail.com> Reviewed-on: http://review.coreboot.org/4555 Tested-by: build bot (Jenkins) Reviewed-by: Patrick Georgi <patrick@georgi-clan.de>
This commit is contained in:
parent
142b52cd32
commit
6c57f64e58
|
@ -56,10 +56,6 @@ config HW_MEM_HOLE_SIZE_AUTO_INC
|
|||
bool
|
||||
default n
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 1
|
||||
|
|
|
@ -56,10 +56,6 @@ config HW_MEM_HOLE_SIZE_AUTO_INC
|
|||
bool
|
||||
default n
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 1
|
||||
|
|
|
@ -44,10 +44,6 @@ config MAX_PHYSICAL_CPUS
|
|||
int
|
||||
default 2
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 1
|
||||
|
|
|
@ -45,10 +45,6 @@ config MAX_PHYSICAL_CPUS
|
|||
int
|
||||
default 8
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 2
|
||||
|
|
|
@ -44,10 +44,6 @@ config MAX_PHYSICAL_CPUS
|
|||
int
|
||||
default 2
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 1
|
||||
|
|
|
@ -43,10 +43,6 @@ config MAX_PHYSICAL_CPUS
|
|||
int
|
||||
default 2
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 1
|
||||
|
|
|
@ -44,10 +44,6 @@ config MAX_PHYSICAL_CPUS
|
|||
int
|
||||
default 2
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 1
|
||||
|
|
|
@ -46,10 +46,6 @@ config MAX_PHYSICAL_CPUS
|
|||
int
|
||||
default 2
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 1
|
||||
|
|
|
@ -54,10 +54,6 @@ config HW_MEM_HOLE_SIZE_AUTO_INC
|
|||
bool
|
||||
default n
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 1
|
||||
|
|
|
@ -56,10 +56,6 @@ config HW_MEM_HOLE_SIZE_AUTO_INC
|
|||
bool
|
||||
default n
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 1
|
||||
|
|
|
@ -44,10 +44,6 @@ config MAX_PHYSICAL_CPUS
|
|||
int
|
||||
default 2
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 1
|
||||
|
|
|
@ -44,10 +44,6 @@ config MAX_PHYSICAL_CPUS
|
|||
int
|
||||
default 2
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 1
|
||||
|
|
|
@ -44,10 +44,6 @@ config MAX_PHYSICAL_CPUS
|
|||
int
|
||||
default 2
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 1
|
||||
|
|
|
@ -44,10 +44,6 @@ config MAX_PHYSICAL_CPUS
|
|||
int
|
||||
default 2
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 1
|
||||
|
|
|
@ -44,10 +44,6 @@ config MAX_PHYSICAL_CPUS
|
|||
int
|
||||
default 2
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 1
|
||||
|
|
|
@ -133,10 +133,6 @@ config RAMTOP
|
|||
hex
|
||||
default 0x1000000
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config AMD_UCODE_PATCH_FILE
|
||||
string
|
||||
default "mc_patch_01000096.h"
|
||||
|
|
|
@ -49,10 +49,6 @@ config APIC_ID_OFFSET
|
|||
hex
|
||||
default 0x0
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 2
|
||||
|
|
|
@ -48,10 +48,6 @@ config APIC_ID_OFFSET
|
|||
hex
|
||||
default 0x0
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 2
|
||||
|
|
|
@ -44,10 +44,6 @@ config MAX_PHYSICAL_CPUS
|
|||
int
|
||||
default 1
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 1
|
||||
|
|
|
@ -37,10 +37,6 @@ config APIC_ID_OFFSET
|
|||
hex
|
||||
default 0
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 2
|
||||
|
||||
config SB_HT_CHAIN_ON_BUS0
|
||||
int
|
||||
default 2
|
||||
|
|
|
@ -38,10 +38,6 @@ config AMDMCT
|
|||
bool
|
||||
default y
|
||||
|
||||
config MEM_TRAIN_SEQ
|
||||
int
|
||||
default 0
|
||||
|
||||
config HW_MEM_HOLE_SIZEK
|
||||
hex
|
||||
default 0x100000
|
||||
|
|
|
@ -1038,13 +1038,7 @@ struct nodes_info_t {
|
|||
|
||||
//#define MEM_CS_COPY 1
|
||||
#define MEM_CS_COPY NODE_NUMS
|
||||
|
||||
#if CONFIG_MEM_TRAIN_SEQ == 0
|
||||
#define DQS_DELAY_COPY NODE_NUMS
|
||||
#else
|
||||
// #define DQS_DELAY_COPY 1
|
||||
#define DQS_DELAY_COPY NODE_NUMS
|
||||
#endif
|
||||
#define DQS_DELAY_COPY NODE_NUMS
|
||||
#endif
|
||||
|
||||
|
||||
|
|
Loading…
Reference in New Issue