3f888ef845
Working:
- USB (Partially. Check "Not working")
- PCIe
- PCIe graphics
- All SATA ports
- Native memory init
- On-board audio (back and front)
- S3 (Sleep and wake)
Not working:
- Fan control
- USB (If the keyboard has a USB Hub or if the keyboard
is connected through 2 or more hubs then it doesn't
initialize in time. A simple reboot allows the
keyboard to be used in SeaBIOS and the bootloader)
Untested:
- PS/2
- On board graphics
Change-Id: I4ed2077248a8d7123c728c790d9b81fe37956ed2
Signed-off-by: Abhinav Hardikar <realdevmaster64@gmail.com>
Reviewed-on: https://review.coreboot.org/c/30767
Reviewed-by: Tristan Corrick <tristan@corrick.kiwi>
Reviewed-by: Angel Pons <th3fanbus@gmail.com>
Tested-by: build bot (Jenkins) <no-reply@coreboot.org>
232 lines
6 KiB
C
232 lines
6 KiB
C
/*
|
|
* This file is part of the coreboot project.
|
|
*
|
|
* Copyright (C) 2008-2009 coresystems GmbH
|
|
* Copyright (C) 2014 Vladimir Serbinenko
|
|
*
|
|
* This program is free software; you can redistribute it and/or
|
|
* modify it under the terms of the GNU General Public License as
|
|
* published by the Free Software Foundation; version 2 of
|
|
* the License.
|
|
*
|
|
* This program is distributed in the hope that it will be useful,
|
|
* but WITHOUT ANY WARRANTY; without even the implied warranty of
|
|
* MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
|
|
* GNU General Public License for more details.
|
|
*/
|
|
|
|
#include <southbridge/intel/common/gpio.h>
|
|
|
|
static const struct pch_gpio_set1 pch_gpio_set1_mode = {
|
|
.gpio0 = GPIO_MODE_GPIO,
|
|
.gpio1 = GPIO_MODE_GPIO,
|
|
.gpio2 = GPIO_MODE_GPIO,
|
|
.gpio3 = GPIO_MODE_GPIO,
|
|
.gpio4 = GPIO_MODE_GPIO,
|
|
.gpio5 = GPIO_MODE_GPIO,
|
|
.gpio6 = GPIO_MODE_GPIO,
|
|
.gpio7 = GPIO_MODE_GPIO,
|
|
.gpio8 = GPIO_MODE_GPIO,
|
|
.gpio9 = GPIO_MODE_NATIVE,
|
|
.gpio10 = GPIO_MODE_GPIO,
|
|
.gpio11 = GPIO_MODE_GPIO,
|
|
.gpio12 = GPIO_MODE_GPIO,
|
|
.gpio13 = GPIO_MODE_GPIO,
|
|
.gpio14 = GPIO_MODE_GPIO,
|
|
.gpio15 = GPIO_MODE_GPIO,
|
|
.gpio16 = GPIO_MODE_GPIO,
|
|
.gpio17 = GPIO_MODE_GPIO,
|
|
.gpio18 = GPIO_MODE_NATIVE,
|
|
.gpio19 = GPIO_MODE_GPIO,
|
|
.gpio20 = GPIO_MODE_GPIO,
|
|
.gpio21 = GPIO_MODE_GPIO,
|
|
.gpio22 = GPIO_MODE_GPIO,
|
|
.gpio23 = GPIO_MODE_GPIO,
|
|
.gpio24 = GPIO_MODE_GPIO,
|
|
.gpio25 = GPIO_MODE_NATIVE,
|
|
.gpio26 = GPIO_MODE_NATIVE,
|
|
.gpio27 = GPIO_MODE_GPIO,
|
|
.gpio28 = GPIO_MODE_GPIO,
|
|
.gpio29 = GPIO_MODE_GPIO,
|
|
.gpio30 = GPIO_MODE_GPIO,
|
|
.gpio31 = GPIO_MODE_GPIO,
|
|
};
|
|
|
|
static const struct pch_gpio_set1 pch_gpio_set1_direction = {
|
|
.gpio0 = GPIO_DIR_OUTPUT,
|
|
.gpio1 = GPIO_DIR_INPUT,
|
|
.gpio2 = GPIO_DIR_INPUT,
|
|
.gpio3 = GPIO_DIR_INPUT,
|
|
.gpio4 = GPIO_DIR_INPUT,
|
|
.gpio5 = GPIO_DIR_INPUT,
|
|
.gpio6 = GPIO_DIR_INPUT,
|
|
.gpio7 = GPIO_DIR_INPUT,
|
|
.gpio8 = GPIO_DIR_OUTPUT,
|
|
.gpio10 = GPIO_DIR_INPUT,
|
|
.gpio11 = GPIO_DIR_INPUT,
|
|
.gpio12 = GPIO_DIR_OUTPUT,
|
|
.gpio13 = GPIO_DIR_INPUT,
|
|
.gpio14 = GPIO_DIR_INPUT,
|
|
.gpio15 = GPIO_DIR_INPUT,
|
|
.gpio16 = GPIO_DIR_INPUT,
|
|
.gpio17 = GPIO_DIR_INPUT,
|
|
.gpio19 = GPIO_DIR_INPUT,
|
|
.gpio20 = GPIO_DIR_INPUT,
|
|
.gpio21 = GPIO_DIR_INPUT,
|
|
.gpio22 = GPIO_DIR_INPUT,
|
|
.gpio23 = GPIO_DIR_INPUT,
|
|
.gpio24 = GPIO_DIR_INPUT,
|
|
.gpio27 = GPIO_DIR_INPUT,
|
|
.gpio28 = GPIO_DIR_INPUT,
|
|
.gpio29 = GPIO_DIR_INPUT,
|
|
.gpio30 = GPIO_DIR_INPUT,
|
|
.gpio31 = GPIO_DIR_INPUT,
|
|
};
|
|
|
|
static const struct pch_gpio_set1 pch_gpio_set1_level = {
|
|
.gpio0 = GPIO_LEVEL_LOW,
|
|
.gpio8 = GPIO_LEVEL_HIGH,
|
|
.gpio12 = GPIO_LEVEL_LOW,
|
|
};
|
|
|
|
static const struct pch_gpio_set1 pch_gpio_set1_reset = {
|
|
};
|
|
|
|
static const struct pch_gpio_set1 pch_gpio_set1_invert = {
|
|
.gpio13 = GPIO_INVERT,
|
|
};
|
|
|
|
static const struct pch_gpio_set1 pch_gpio_set1_blink = {
|
|
};
|
|
|
|
static const struct pch_gpio_set2 pch_gpio_set2_mode = {
|
|
.gpio32 = GPIO_MODE_GPIO,
|
|
.gpio33 = GPIO_MODE_GPIO,
|
|
.gpio34 = GPIO_MODE_GPIO,
|
|
.gpio35 = GPIO_MODE_GPIO,
|
|
.gpio36 = GPIO_MODE_GPIO,
|
|
.gpio37 = GPIO_MODE_GPIO,
|
|
.gpio38 = GPIO_MODE_GPIO,
|
|
.gpio39 = GPIO_MODE_GPIO,
|
|
.gpio40 = GPIO_MODE_NATIVE,
|
|
.gpio41 = GPIO_MODE_GPIO,
|
|
.gpio42 = GPIO_MODE_GPIO,
|
|
.gpio43 = GPIO_MODE_GPIO,
|
|
.gpio44 = GPIO_MODE_GPIO,
|
|
.gpio45 = GPIO_MODE_GPIO,
|
|
.gpio46 = GPIO_MODE_GPIO,
|
|
.gpio47 = GPIO_MODE_NATIVE,
|
|
.gpio48 = GPIO_MODE_GPIO,
|
|
.gpio49 = GPIO_MODE_GPIO,
|
|
.gpio50 = GPIO_MODE_GPIO,
|
|
.gpio51 = GPIO_MODE_GPIO,
|
|
.gpio52 = GPIO_MODE_GPIO,
|
|
.gpio53 = GPIO_MODE_GPIO,
|
|
.gpio54 = GPIO_MODE_GPIO,
|
|
.gpio55 = GPIO_MODE_GPIO,
|
|
.gpio56 = GPIO_MODE_NATIVE,
|
|
.gpio57 = GPIO_MODE_GPIO,
|
|
.gpio58 = GPIO_MODE_GPIO,
|
|
.gpio59 = GPIO_MODE_GPIO,
|
|
.gpio60 = GPIO_MODE_GPIO,
|
|
.gpio61 = GPIO_MODE_GPIO,
|
|
.gpio62 = GPIO_MODE_GPIO,
|
|
.gpio63 = GPIO_MODE_GPIO,
|
|
};
|
|
|
|
static const struct pch_gpio_set2 pch_gpio_set2_direction = {
|
|
.gpio32 = GPIO_DIR_INPUT,
|
|
.gpio33 = GPIO_DIR_INPUT,
|
|
.gpio34 = GPIO_DIR_INPUT,
|
|
.gpio35 = GPIO_DIR_INPUT,
|
|
.gpio36 = GPIO_DIR_INPUT,
|
|
.gpio37 = GPIO_DIR_INPUT,
|
|
.gpio38 = GPIO_DIR_INPUT,
|
|
.gpio39 = GPIO_DIR_INPUT,
|
|
.gpio41 = GPIO_DIR_INPUT,
|
|
.gpio42 = GPIO_DIR_INPUT,
|
|
.gpio43 = GPIO_DIR_INPUT,
|
|
.gpio44 = GPIO_DIR_INPUT,
|
|
.gpio45 = GPIO_DIR_INPUT,
|
|
.gpio46 = GPIO_DIR_INPUT,
|
|
.gpio48 = GPIO_DIR_INPUT,
|
|
.gpio49 = GPIO_DIR_INPUT,
|
|
.gpio50 = GPIO_DIR_INPUT,
|
|
.gpio51 = GPIO_DIR_INPUT,
|
|
.gpio52 = GPIO_DIR_INPUT,
|
|
.gpio53 = GPIO_DIR_INPUT,
|
|
.gpio54 = GPIO_DIR_INPUT,
|
|
.gpio55 = GPIO_DIR_INPUT,
|
|
.gpio57 = GPIO_DIR_INPUT,
|
|
.gpio58 = GPIO_DIR_INPUT,
|
|
.gpio59 = GPIO_DIR_INPUT,
|
|
.gpio60 = GPIO_DIR_INPUT,
|
|
.gpio61 = GPIO_DIR_INPUT,
|
|
.gpio62 = GPIO_DIR_INPUT,
|
|
.gpio63 = GPIO_DIR_OUTPUT,
|
|
};
|
|
|
|
static const struct pch_gpio_set2 pch_gpio_set2_level = {
|
|
.gpio63 = GPIO_LEVEL_HIGH,
|
|
};
|
|
|
|
static const struct pch_gpio_set2 pch_gpio_set2_reset = {
|
|
.gpio63 = GPIO_RESET_RSMRST,
|
|
};
|
|
|
|
static const struct pch_gpio_set3 pch_gpio_set3_mode = {
|
|
.gpio64 = GPIO_MODE_GPIO,
|
|
.gpio65 = GPIO_MODE_GPIO,
|
|
.gpio66 = GPIO_MODE_GPIO,
|
|
.gpio67 = GPIO_MODE_NATIVE,
|
|
.gpio68 = GPIO_MODE_GPIO,
|
|
.gpio69 = GPIO_MODE_GPIO,
|
|
.gpio70 = GPIO_MODE_GPIO,
|
|
.gpio71 = GPIO_MODE_GPIO,
|
|
.gpio72 = GPIO_MODE_GPIO,
|
|
.gpio73 = GPIO_MODE_NATIVE,
|
|
.gpio74 = GPIO_MODE_GPIO,
|
|
.gpio75 = GPIO_MODE_GPIO,
|
|
};
|
|
|
|
static const struct pch_gpio_set3 pch_gpio_set3_direction = {
|
|
.gpio64 = GPIO_DIR_INPUT,
|
|
.gpio65 = GPIO_DIR_INPUT,
|
|
.gpio66 = GPIO_DIR_INPUT,
|
|
.gpio68 = GPIO_DIR_INPUT,
|
|
.gpio69 = GPIO_DIR_INPUT,
|
|
.gpio70 = GPIO_DIR_INPUT,
|
|
.gpio71 = GPIO_DIR_INPUT,
|
|
.gpio72 = GPIO_DIR_INPUT,
|
|
.gpio74 = GPIO_DIR_INPUT,
|
|
.gpio75 = GPIO_DIR_INPUT,
|
|
};
|
|
|
|
static const struct pch_gpio_set3 pch_gpio_set3_level = {
|
|
};
|
|
|
|
static const struct pch_gpio_set3 pch_gpio_set3_reset = {
|
|
};
|
|
|
|
const struct pch_gpio_map mainboard_gpio_map = {
|
|
.set1 = {
|
|
.mode = &pch_gpio_set1_mode,
|
|
.direction = &pch_gpio_set1_direction,
|
|
.level = &pch_gpio_set1_level,
|
|
.blink = &pch_gpio_set1_blink,
|
|
.invert = &pch_gpio_set1_invert,
|
|
.reset = &pch_gpio_set1_reset,
|
|
},
|
|
.set2 = {
|
|
.mode = &pch_gpio_set2_mode,
|
|
.direction = &pch_gpio_set2_direction,
|
|
.level = &pch_gpio_set2_level,
|
|
.reset = &pch_gpio_set2_reset,
|
|
},
|
|
.set3 = {
|
|
.mode = &pch_gpio_set3_mode,
|
|
.direction = &pch_gpio_set3_direction,
|
|
.level = &pch_gpio_set3_level,
|
|
.reset = &pch_gpio_set3_reset,
|
|
},
|
|
};
|