3693294112
Tested with GRUB 2.02 as a payload, booting Debian GNU/Linux 9.5 with kernel 4.9. This board works quite well under coreboot. A list of what works and what doesn't can be found in the documentation part of this commit. The file `data.vbt` matches the VBT in the latest stable version of the vendor firmware (version 2.20). Change-Id: I53483bb9fa335e86e85dfc487fef03fce4b85e2a Signed-off-by: Tristan Corrick <tristan@corrick.kiwi> Reviewed-on: https://review.coreboot.org/29390 Tested-by: build bot (Jenkins) <no-reply@coreboot.org> Reviewed-by: Patrick Rudolph <siro@das-labor.org>
168 lines
4.3 KiB
C
168 lines
4.3 KiB
C
/*
|
|
* This file is part of the coreboot project.
|
|
*
|
|
* Copyright (C) 2018 Tristan Corrick <tristan@corrick.kiwi>
|
|
*
|
|
* This program is free software: you can redistribute it and/or modify
|
|
* it under the terms of the GNU General Public License as published by
|
|
* the Free Software Foundation, either version 2 of the License, or
|
|
* (at your option) any later version.
|
|
*
|
|
* This program is distributed in the hope that it will be useful,
|
|
* but WITHOUT ANY WARRANTY; without even the implied warranty of
|
|
* MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
|
|
* GNU General Public License for more details.
|
|
*/
|
|
|
|
#ifndef ASROCK_H81M_HDS_GPIO_H
|
|
#define ASROCK_H81M_HDS_GPIO_H
|
|
|
|
#include <southbridge/intel/common/gpio.h>
|
|
|
|
static const struct pch_gpio_set1 pch_gpio_set1_mode = {
|
|
.gpio0 = GPIO_MODE_GPIO,
|
|
.gpio1 = GPIO_MODE_GPIO,
|
|
.gpio6 = GPIO_MODE_GPIO,
|
|
.gpio7 = GPIO_MODE_GPIO,
|
|
.gpio12 = GPIO_MODE_GPIO,
|
|
.gpio13 = GPIO_MODE_GPIO,
|
|
.gpio14 = GPIO_MODE_GPIO,
|
|
.gpio15 = GPIO_MODE_GPIO,
|
|
.gpio16 = GPIO_MODE_GPIO,
|
|
.gpio17 = GPIO_MODE_GPIO,
|
|
.gpio24 = GPIO_MODE_GPIO,
|
|
.gpio27 = GPIO_MODE_GPIO,
|
|
.gpio28 = GPIO_MODE_GPIO,
|
|
.gpio31 = GPIO_MODE_GPIO,
|
|
};
|
|
|
|
static const struct pch_gpio_set1 pch_gpio_set1_direction = {
|
|
.gpio0 = GPIO_DIR_INPUT,
|
|
.gpio1 = GPIO_DIR_INPUT,
|
|
.gpio6 = GPIO_DIR_INPUT,
|
|
.gpio7 = GPIO_DIR_INPUT,
|
|
.gpio12 = GPIO_DIR_OUTPUT,
|
|
.gpio13 = GPIO_DIR_INPUT,
|
|
.gpio14 = GPIO_DIR_OUTPUT,
|
|
.gpio15 = GPIO_DIR_OUTPUT,
|
|
.gpio16 = GPIO_DIR_INPUT,
|
|
.gpio17 = GPIO_DIR_INPUT,
|
|
.gpio24 = GPIO_DIR_OUTPUT,
|
|
.gpio27 = GPIO_DIR_INPUT,
|
|
.gpio28 = GPIO_DIR_OUTPUT,
|
|
.gpio31 = GPIO_DIR_INPUT,
|
|
};
|
|
|
|
static const struct pch_gpio_set1 pch_gpio_set1_level = {
|
|
.gpio12 = GPIO_LEVEL_HIGH,
|
|
.gpio14 = GPIO_LEVEL_LOW,
|
|
.gpio15 = GPIO_LEVEL_LOW,
|
|
.gpio24 = GPIO_LEVEL_LOW,
|
|
.gpio28 = GPIO_LEVEL_LOW,
|
|
};
|
|
|
|
static const struct pch_gpio_set1 pch_gpio_set1_reset = {
|
|
.gpio8 = GPIO_RESET_RSMRST,
|
|
};
|
|
|
|
static const struct pch_gpio_set1 pch_gpio_set1_invert = {
|
|
.gpio13 = GPIO_INVERT,
|
|
};
|
|
|
|
static const struct pch_gpio_set1 pch_gpio_set1_blink = {
|
|
};
|
|
|
|
static const struct pch_gpio_set2 pch_gpio_set2_mode = {
|
|
.gpio32 = GPIO_MODE_GPIO,
|
|
.gpio33 = GPIO_MODE_GPIO,
|
|
.gpio34 = GPIO_MODE_GPIO,
|
|
.gpio35 = GPIO_MODE_GPIO,
|
|
.gpio42 = GPIO_MODE_GPIO,
|
|
.gpio43 = GPIO_MODE_GPIO,
|
|
.gpio46 = GPIO_MODE_GPIO,
|
|
.gpio49 = GPIO_MODE_GPIO,
|
|
.gpio50 = GPIO_MODE_GPIO,
|
|
.gpio51 = GPIO_MODE_GPIO,
|
|
.gpio52 = GPIO_MODE_GPIO,
|
|
.gpio53 = GPIO_MODE_GPIO,
|
|
.gpio54 = GPIO_MODE_GPIO,
|
|
.gpio55 = GPIO_MODE_GPIO,
|
|
.gpio57 = GPIO_MODE_GPIO,
|
|
};
|
|
|
|
static const struct pch_gpio_set2 pch_gpio_set2_direction = {
|
|
.gpio32 = GPIO_DIR_OUTPUT,
|
|
.gpio33 = GPIO_DIR_OUTPUT,
|
|
.gpio34 = GPIO_DIR_INPUT,
|
|
.gpio35 = GPIO_DIR_OUTPUT,
|
|
.gpio42 = GPIO_DIR_OUTPUT,
|
|
.gpio43 = GPIO_DIR_OUTPUT,
|
|
.gpio46 = GPIO_DIR_INPUT,
|
|
.gpio49 = GPIO_DIR_INPUT,
|
|
.gpio50 = GPIO_DIR_INPUT,
|
|
.gpio51 = GPIO_DIR_OUTPUT,
|
|
.gpio52 = GPIO_DIR_INPUT,
|
|
.gpio53 = GPIO_DIR_OUTPUT,
|
|
.gpio54 = GPIO_DIR_INPUT,
|
|
.gpio55 = GPIO_DIR_OUTPUT,
|
|
.gpio57 = GPIO_DIR_INPUT,
|
|
};
|
|
|
|
static const struct pch_gpio_set2 pch_gpio_set2_level = {
|
|
.gpio32 = GPIO_LEVEL_HIGH,
|
|
.gpio33 = GPIO_LEVEL_HIGH,
|
|
.gpio35 = GPIO_LEVEL_LOW,
|
|
.gpio42 = GPIO_LEVEL_LOW,
|
|
.gpio43 = GPIO_LEVEL_LOW,
|
|
.gpio51 = GPIO_LEVEL_HIGH,
|
|
.gpio53 = GPIO_LEVEL_HIGH,
|
|
.gpio55 = GPIO_LEVEL_HIGH,
|
|
};
|
|
|
|
static const struct pch_gpio_set2 pch_gpio_set2_reset = {
|
|
};
|
|
|
|
static const struct pch_gpio_set3 pch_gpio_set3_mode = {
|
|
.gpio68 = GPIO_MODE_GPIO,
|
|
.gpio69 = GPIO_MODE_GPIO,
|
|
.gpio72 = GPIO_MODE_GPIO,
|
|
.gpio73 = GPIO_MODE_GPIO,
|
|
};
|
|
|
|
static const struct pch_gpio_set3 pch_gpio_set3_direction = {
|
|
.gpio68 = GPIO_DIR_INPUT,
|
|
.gpio69 = GPIO_DIR_INPUT,
|
|
.gpio72 = GPIO_DIR_INPUT,
|
|
.gpio73 = GPIO_DIR_INPUT,
|
|
};
|
|
|
|
static const struct pch_gpio_set3 pch_gpio_set3_level = {
|
|
};
|
|
|
|
static const struct pch_gpio_set3 pch_gpio_set3_reset = {
|
|
};
|
|
|
|
const struct pch_gpio_map mainboard_gpio_map = {
|
|
.set1 = {
|
|
.mode = &pch_gpio_set1_mode,
|
|
.direction = &pch_gpio_set1_direction,
|
|
.level = &pch_gpio_set1_level,
|
|
.blink = &pch_gpio_set1_blink,
|
|
.invert = &pch_gpio_set1_invert,
|
|
.reset = &pch_gpio_set1_reset,
|
|
},
|
|
.set2 = {
|
|
.mode = &pch_gpio_set2_mode,
|
|
.direction = &pch_gpio_set2_direction,
|
|
.level = &pch_gpio_set2_level,
|
|
.reset = &pch_gpio_set2_reset,
|
|
},
|
|
.set3 = {
|
|
.mode = &pch_gpio_set3_mode,
|
|
.direction = &pch_gpio_set3_direction,
|
|
.level = &pch_gpio_set3_level,
|
|
.reset = &pch_gpio_set3_reset,
|
|
},
|
|
};
|
|
|
|
#endif /* ASROCK_H81M_HDS_GPIO_H */
|